[发明专利]在MOSFET器件中集成肖特基的方法和结构

权利要求书

1.一种结合一个或多个场效应晶体管和肖特基二极管在轻掺杂半导体衬底组合上的集成结构，其特征在于，包括：

a)多个形成在衬底组合中的沟槽，沿衬底组合的整体纵方向延伸，在所述多个沟槽之间构成多个台面结构，每个沟槽都用导电材料填充，并且通过一薄层的电介质材料与沟槽壁分开，形成一个或多个场效应晶体管的栅极区；

b)两个导电类型与衬底组合相反的具有第一导电类型的掺杂本体区形成在每个台面结构中，所述的两个掺杂本体区之间被衬底组合的一个裸露部分分开，在每个掺杂本体区构成一个接触沟槽，沿衬底组合的纵深方向部分延伸；

c)一对具有第二导电类型的掺杂源极区形成在每个掺杂本体区内，这对掺杂源极区位于每个接触沟槽附近的对边上；以及

d)一个含有肖特基势垒金属的肖特基二极管，肖特基势垒金属形成在两个掺杂本体区的每个接触沟槽中，在肖特基势垒金属和将两个掺杂本体区分开的衬底组合裸露部分的裸露在接触沟槽中的垂直侧壁之间的交界处形成一个肖特基结。

2.如权利要求1所述的集成结构，其特征在于，还包括一个具有第一导电类型的掺杂屏蔽区，形成在每个所述的掺杂本体区中，所述的掺杂屏蔽区沿掺杂本体区的整体纵深方向延伸到将两个掺杂本体区分开的衬底组合的裸露部分的一部分裸露在接触沟槽中的垂直侧壁中。

3.如权利要求2所述的集成结构，其特征在于，所述的掺杂屏蔽区为重掺杂。

4.如权利要求1所述的集成结构，其特征在于，所述的衬底组合是一个衬底。

5.如权利要求1所述的集成结构，其特征在于，所述的衬底组合是一个具有外延层形成在上面的衬底。

6.如权利要求5所述的集成结构，其特征在于，将两个掺杂本体区分开的所述的衬底组合裸露部分是外延层。

7.如权利要求2所述的集成结构，其特征在于，所述的掺杂屏蔽区包围着掺杂本体区内形成的接触沟槽的所有的底部拐角，并且延伸到衬底组合裸露部分裸露在接触沟槽中的垂直侧壁的底部中。

8.如权利要求6所述的集成结构，其特征在于，还包括一个具有第一导电类型的额外的掺杂屏蔽区，形成在将两个掺杂本体区分开的衬底组合的裸露部分的顶面中。

9.如权利要求2所述的集成结构，其特征在于，所述的掺杂屏蔽区沿本体区形成的接触沟槽的整体宽度或长度延伸，掺杂屏蔽区也形成在衬底组合裸露部分的一部分裸露在接触沟槽中的垂直侧壁中，掺杂屏蔽区沿裸露的垂直侧壁的整体长度延伸。

10.如权利要求1所述的集成结构，其特征在于，所述的第一导电类型为p型。

11.如权利要求1所述的集成结构，其特征在于，所述的第二导电类型为n型。

12.如权利要求1所述的集成结构，其特征在于，所述的肖特基二极管和所述的一个或多个MOSFET器件集成在不同的邻近台面结构中。

13.一种用于制备结合一个或多个场效应晶体管和肖特基二极管在轻掺杂半导体衬底组合上的集成结构的方法，其特征在于，包括：

a)在衬底组合中制备多个沟槽，并且沿衬底组合的整体纵深方向延伸，在所述多个沟槽之间构成多个台面结构；

b)用导电材料填充每个沟槽，与沟槽壁通过一薄层电介质材料分开，构成一个或多个场效应晶体管的栅极区；

c)在每个台面结构中制备两个导电类型与每个台面结构内的衬底相反的具有第一导电类型的掺杂本体区，衬底组合的裸露部分将两个掺杂本体区分开，在每个掺杂本体区形成一个接触沟槽，沿衬底组合的一部分纵深方向延伸；

d)在每个掺杂本体区内，制备一对具有第二导电类型的掺杂源极区，这对掺杂源极区位于每个接触沟槽附近的对边上；并且

e)在两个掺杂本体区的每个接触沟槽内，制备含有肖特基势垒金属的肖特基二极管，在肖特基势垒金属和将两个掺杂本体区分开的衬底组合的裸露部分的裸露在接触沟槽中的垂直侧壁之间的交界处，肖特基势垒金属形成一个肖特基结。

14.如权利要求13所述的方法，其特征在于，还包括在每个掺杂本体区内制备具有第一导电类型的掺杂屏蔽区，掺杂屏蔽区沿掺杂本体区的整体纵深方向延伸到将两个掺杂本体区分开的衬底组合的裸露部分的一部分裸露在接触沟槽中的垂直侧壁中。