[发明专利]反及闸型快闪存储装置的制造方法

说明书

技术领域

本发明系有关于一种非挥发性存储装置，特别是有关于一种反及闸型(NAND type)快闪存储装置的制造方法。

背景技术

快闪存储器具有面积小、省电、高速和低操作电压等优点，因而广泛地运用于非挥发存储器技术中。反及闸型(NAND type)快闪存储器是快闪存储器的一种类型，其因具有大容量、耐撞击、杂讯少及轻薄短小等优点而成为数位相机、行动电话、印表机、个人数位助理(PDA)等产品的重要元件。

在现行的反及闸型快闪存储装置制作中，为了将周边逻辑电路的高压及低压操作元件(即晶体管)制作整合于存储单元阵列的制作，高压及低压操作元件的栅极与每一存储单元的浮置栅极必须使用相同导电型(例如，n型)的掺杂的半导体层作为材料。如此一来，对于p型低压操作元件来说，会降低元件本身的电特性及效能。再者，由于低压操作元件的栅极介电层的厚度必须受限于存储单元的穿隧氧化(tunnel oxide)层的厚度。如此一来，并无法藉由降低低压操作元件的栅极介电层的厚度来提升元件本身的电特性及效能。

因此，有必要寻求一种反及闸型快闪存储装置的制造方法，其能够改善或解决上述问题。

发明内容

本发明一实施例提供一种反及闸型快闪存储装置的制造方法，包括：提供一半导体基底，其具有一第一区及邻接第一区的一第二区及一第三区；在半导体基底上形成一第一栅极氧化层，其中对应于第一及第二区的第一栅极氧化层具有一第一厚度，而对应于第三区的第一栅极氧化层具有大于第一厚度的一第二厚度；在第二及第三区的第一栅极氧化层上分别形成一第一栅极层及一第二栅极层，且露出位于第一区的第一栅极氧化层；对露出的第一栅极氧化层进行氧化处理，以形成具有一第三厚度的一第二栅极氧化层，其中第三厚度不同于第一及第二厚度；在第二栅极氧化层上依序形成一第三栅极层及一栅极间介电层；以及在第一栅极层、第二栅极层及栅极间介电层上分别形成一第四栅极层、一第五栅极层及一第六栅极层。

附图说明

图1A至图1J系绘示出根据本发明一实施例的反及闸型快闪存储装置的制造方法剖面示意图。

主要元件符号说明：

10～第一区；

20a～第二区；

20b～第三区；

T1～第一厚度；

T2～第二厚度；

T3～第三厚度；

100～半导体基底；

102、102a、102b～第一栅极氧化层；

104、122～半导体层；

104a～第一栅极层；

104b～第二栅极层；

106～掩膜图案层；

108～掩膜间隙壁；

110～第二栅极氧化层；

112～第三栅极层；

112a～未掺杂的半导体层；

112b～掺杂的半导体层；

114～硬式掩膜层；

116、117～开口；

118～隔离结构；

120～介电层；

122a～第四栅极层；

122b～第五栅极层；

122c～第六栅极层；

124、126、128～栅极间隙壁；

130、140、142～金属硅化物层

具体实施方式

以下说明本发明实施例的反及闸型快闪存储装置的制造方法。然而，可轻易了解本发明所提供的实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。

图1A至图1J系绘示出根据本发明一实施例的反及闸型快闪存储装置的制造方法剖面示意图。请参照图1A及图1B，提供一半导体基底100，例如一硅基底或其他半导体材料基底。半导体基底100具有一第一区10以及邻接第一区10的一第二区20a及一第三区20b。在本实施例中，第一区可作为反及闸型快闪存储装置的一单元阵列(cell array)区。再者，第二区20a及第三区20b可作为反及闸型快闪存储装置的一周边电路区。在一实施例中，第二区20a可位于第一区10与第三区20b之间，其中第二区20a可为低压操作元件区，而第三区20b可为高压操作元件区。