[发明专利]沟槽的刻蚀方法

说明书

技术领域

本发明涉及半导体制作领域，尤其涉及一种双重图形技术领域的沟槽的刻蚀方法。

背景技术

为了在芯片上集成数目更多、尺寸更小的晶体管，必须开发出新的光刻技术以不断地缩减晶体管尺寸。

光刻技术的一个发展方向是从根本上缩短光学光刻所采用的光波波长。目前的光刻技术致力发展波长为13.5nm的极紫外(EUV)光刻技术。采用EUV光刻技术可能会得到特征尺寸小于32nm的芯片。即使与目前处理能力最强大的芯片相比，采用EUV光刻的芯片最终速度也会快100倍，存储量会高100倍。然而，目前EUV光刻技术还有很多问题没有解决，无法将EUV光刻技术进行量产。

另一个发展方向是双重图形技术。双重图形技术的原理是将一套高密度的电路图形分解成两套分立的、密度低一些的图形，然后将它们印制到目标晶圆上。基本步骤是先印制一半的图形，显影后重新旋涂一层光刻胶，再印制另一半的图形，最后利用硬掩膜或选择性刻蚀来完成整个光刻过程。

就目前的发展来看，实现双重图形的方法大致分为三类：自对准双重图形、二次刻蚀双重图形和单刻蚀双重图形。

自对准型双重图形(SADP)技术是诸多被芯片制造商评估的双重图形方案中的一种，尽管目前它还拥有多个不同名字，如侧壁间隔层转印图形化技术(sidewall spacer transfer patterning techniques)、节距降低(pitch reduction)、间隔层掩膜图形化(spacer mask patterning)或者SA双重图形等。目前AppliedMaterials和Lam Research两家公司都提供自对准型双重图形技术解决方案。它的优势是易于控制套准精度和线宽尺寸，但是需要花费更多的掩膜版来确定侧壁，以及需要更为复杂的图形布局拆分算法。

SADP有能力实现拥有优异线宽和节距控制效果的高密度平行线条。对于任意给定的可以用光刻方法定义的线条，可以在每个侧边使用间隔层，当去除最初的模板材料后，就能有效实现线条密度的加倍。根据具体工艺流程，可以使用间隔层在正胶模式下定义线条或者在负胶模式下定义槽结构。

因为线条(或槽结构)并不一定在最初光刻印制的线条(或槽结构)区域形成，因此芯片和掩膜版设计者在工作中都需要紧密配合。另外，侧壁间隔层通常会形成闭合体，因而至少需要一步额外的切割掩膜版来完成电路的制作。使用两个掩膜版的SADP工艺流程将对设计者有所限制，要么在正胶模式下获得具有可变间距的线条尺寸，要么在负胶模式下获得具有可变隔离(线条)宽度的槽结构尺寸。对于存储器制造商来说，成本控制是至关重要的。SADP将使很多现有的成熟淀积设备有用武之地，因此该方法正成为3X甚至2X节点存储器制造的首选方案。

二次刻蚀双重图形法(DEDP)采用曝光-刻蚀-曝光-刻蚀(LELE)的双重图形方法，需要将32nm的设计分解为两组64nm的亚设计，而64nm通过目前最先进的单次曝光技术就可以实现。分解设计的原理是将两组亚设计相重叠，这样就可以重构出初始的设计。两组设计重叠的图形化可以通过LELE的顺序实现。该方法的难点在于获得具有可重复性的工艺，并需要采用低成本的工艺流程、自动设计分解、掩膜的设计和制造，以及套刻的对准精度。完整的LELE工艺比较耗时并且昂贵。耗时是因为在进行第二次曝光之前需要将第一次曝光的晶圆进行一次刻蚀。昂贵是因为要重复曝光步骤。

而单刻蚀双重图形法是在曝光中取代第一次刻蚀步骤，得到了曝光-工艺-曝光-刻蚀的流程(LLE)。该流程还是需要两块掩膜和两次曝光步骤，但省去了一次中间刻蚀步骤。因为不需要将晶圆从两次曝光中中断，这会加快整个流程。LLE的独特挑战是使第一次图形化得到的图形不受第二次光刻的影响。此外也继承了LELE的难点：需要对初始的设计进行分解并制版，设计需要在较窄的工艺窗口内(套刻精度)完成重叠的图形化，这样CD、CDU和LWR都需要与32nm图形相一致。

与单成像技术相比，双重图形成像技术的每个节点的参数如套刻、CD控制和线边粗糙度约按0.7进行等比例缩减。更严谨的套刻控制是成功实施双重图形成像技术的关键所在，其要求大约2nm的套刻精度(overlay accuracy)。在原已十分困难的工艺环境下进行双重成像进一步增加了保持光刻对准精度方面的复杂性。工艺中任何的套准偏差都将引起线宽大小的改变。线宽的些许偏差都将使所生产的半导体器件中的栅电极的宽度、长度和电阻等参数发生变化，进而会降低器件的电学性能。

发明内容