[发明专利]多芯片晶圆级封装

说明书

技术领域

本发明总体上涉及半导体领域，更具体地，涉及多芯片晶圆级封装。

背景技术

由于集成电路的发明，所以半导体工业已经经历了由于不断改进各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度所导致的快速发展。通常，这种集成密度的改进源于反复降低最小特征尺寸，从而允许更多的元件集成在给定区域内。随着最近对于甚至更小的电子器件的需求不断增长，对于更小的和更有创造性的半导体管芯的封装技术的需要不断增长。

随着半导体技术发展，作为有效备选，出现了基于多芯片晶圆级封装的半导体器件，从而进一步减小了半导体芯片的物理尺寸。在基于晶圆级封装的半导体器件中，在不同晶圆上制造诸如逻辑电路、存储电路、以及处理电路等的有源电路，并且使用拾取和放置技术在另一晶圆级管芯的顶面上堆叠每个晶圆级管芯。可以通过利用多芯片半导体器件实现更高的密度。此外，多芯片半导体器件可以实现更小的形状因数、成本效率、提高的性能、以及更低的功耗。

多芯片半导体器件可以包括顶部有源电路层、底部有源电路层、以及多个中间层。在多芯片半导体器件中，可以通过多个微凸块将两个管芯接合在一起，并且通过多个穿透硅通孔将两个管芯彼此电连接。微凸块和穿透硅通孔提供了在多芯片半导体器件的垂直轴上的电互连。因此，在两个半导体管芯之间的信号路径比传统多芯片器件更短，在传统多芯片器件中，使用诸如基于引线接合的芯片叠层封装的互连技术将不同芯片接合在一起。多芯片半导体器件可以包括堆叠在一起的各种半导体管芯。在切割晶圆以前，封装多个半导体管芯。晶圆级封装技术具有许多优点。晶圆级封装多半导体管芯的一个有利特征是多芯片晶圆级封装技术可以降低制造成本。基于晶圆级封装的多芯片半导体器件的另一有利特征是通过利用微凸块和穿透硅通孔降低了寄生损耗。

发明内容

为解决上述问题，本发明提供了一种器件，包括：第一半导体管芯，被内嵌在第一感光材料层中；第二半导体管芯，堆叠在第一半导体管芯的顶部上，其中，第二半导体管芯面对面地连接至第一半导体管芯；第二感光材料层，形成在第一感光材料层的顶部上，其中，第二半导体管芯内嵌在第二感光材料层中；以及多个通孔，形成在第一感光材料层和第二感光材料层中。

该器件进一步包括：第三半导体器件，位于第二半导体管芯的上方，其中，通过第一粘合材料层将第三半导体管芯的背面附接至第二半导体管芯的背面，其中，将第三半导体管芯内嵌在第二感光材料层中。

其中，多个通孔包括：第一组通孔，形成在第三半导体管芯的正面和第二感光材料层的顶部之间；第二组通孔，形成在第一半导体管芯的正面和第一感光材料层的顶部之间；以及第三组通孔，形成为穿过第二感光材料层。

该器件进一步包括：基底层，通过第二粘合材料层附接至第一半导体管芯的背面；多个金属凸块，形成在第一半导体管芯和第二半导体管芯之间；第一再分布层，形成在第一感光材料层的顶部上；第二再分布层，形成在第二感光材料层的顶部上；底部填充材料层，形成在第二半导体管芯和第一再分布层之间；以及多个焊球，形成在第二再分布层的顶部上。

其中，第一再分布层和多个金属凸块被配置成使得：通过由第一再分布层和多个金属凸块所形成的连接路径将位于第一半导体管芯中的各种有源电路连接至位于第二半导体管芯中的各种有源电路。

其中，第一再分布层、多个金属凸块、多个通孔、以及第二再分布层被配置成使得：通过由第一再分布层、多个金属凸块、多个通孔、以及第二再分布层所形成的连接路径将位于第一半导体管芯中的各种有源电路和位于第二半导体管芯中的各种有源电路连接至多个焊球。

其中，多个通孔和第二再分布层被配置成使得：通过由多个通孔和第二再分布层所形成的连接路径将位于第三半导体管芯中的各种有源电路连接至多个焊球。

其中，第一半导体管芯的水平长度小于第二半导体管芯的水平长度。

此外，本发明提供了一种器件，包括：第一半导体层，包括：第一半导体管芯，被内嵌在第一感光材料层中；以及多个通孔，形成在第一感光材料层中；第二半导体层，包括：第二半导体管芯和第三半导体管芯，通过粘合材料层背对背地堆叠在一起；第二感光材料层，其中，将第二半导体管芯和第三半导体管芯内嵌在第二感光材料层中；多个通孔，形成在第三半导体管芯的顶部上；第三半导体层，具有与第二半导体层相同的结构；第一组金属凸块，形成在第一半导体层和第二半导体层之间；以及第二组金属凸块，形成在第二半导体层和第三半导体层之间。