[发明专利]测试技术和电路的设计

权利要求书

1.一种电路块，其包括：

第一选择器电路，其被联接以接收第一时钟信号和第二时钟信号和使能信号，其中所述选择器电路可被操作以基于所述使能信号输出所述第一时钟信号或所述第二时钟信号；

存储元件，其被联接以接收所述第一选择器电路的输出作为时钟输入信号，其中所述存储元件进一步被联接以接收所述使能信号；

逻辑门，其被联接以接收来自所述存储元件的输出，其中所述逻辑门进一步被联接以接收所述使能信号；以及

第二选择器电路，其被联接以接收来自所述逻辑门的输出，其中所述第二选择器电路进一步被联接以接收所述使能信号，其中所述第二选择器电路可被操作以输出扫描使能信号。

2.根据权利要求1所述的电路块，其进一步包括：

扫描链，其被联接以从所述第一选择器电路接收所述扫描使能信号和所述时钟输入信号。

3.根据权利要求2所述的电路块，其中所述扫描链包括：

多个存储元件，其被联接在一起从而形成多个存储元件级；以及

多个选择器电路，其中所述多个选择器电路中的每个选择器电路都与所述多个存储元件中相应存储元件关联并联接到所述相应存储元件的输入端子，其中所述多个选择器电路中的每个选择器电路都可基于扫描使能信号被操作，以选择性联接测试矢量或用户输入矢量中的一个到与其关联的存储元件，从而测试逻辑电路。

4.根据权利要求1所述的电路块，其中所述第二选择器电路被联接到可配置存储器位，且其中所述第二选择器电路可被操作以基于所述可配置存储器位输出所述使能信号或来自所述逻辑门的输出。

5.根据权利要求1所述的电路块，其中所述第一时钟信号是扫描时钟信号，而所述第二时钟信号是捕获时钟信号。

6.根据权利要求1所述的电路块，其被集成到可编程逻辑器件，即PLD，中。

7.根据权利要求6所述的电路块，其包括：

在所述PLD上的多个互连线。

8.一种集成电路，即IC，其包括：

存储元件，其可被操作以基于使能信号和时钟信号产生设定时钟的输出；

逻辑电路，其被联接以接收所述使能信号和来自所述存储元件的时钟输出；以及

第一选择器电路，其可被操作以输出所述使能信号和来自所述逻辑电路的输出中的一个作为扫描链的扫描使能信号。

9.根据权利要求8所述的IC，其中所述逻辑电路包括OR门。

10.根据权利要求8所述的IC，其中所述第一选择器电路的选择端子被联接到配置随机存取存储器位，即CRAM位，或配置移位寄存器，即CSR，中的一个。

11.根据权利要求8所述的IC，其进一步包括：

第二选择器电路，其被联接从而接收第一时钟信号和第二时钟信号，其中所述第二选择器电路可被操作以基于所述使能信号选择所述第一时钟信号和第二时钟信号中的一个作为在所述存储元件接收的时钟输入信号。

12.根据权利要求11所述的IC，其中所述第一时钟信号是扫描时钟信号，而所述第二时钟信号是捕获时钟信号。

13.根据权利要求8所述的IC，其中所述扫描链被联接从而接收测试矢量。

14.根据权利要求8所述的IC，其中所述扫描使能信号被联接到所述扫描链中多个选择器电路的使能输入。

15.一种测试电路的方法，其包括：

接收第一时钟信号和第二时钟信号；

基于第一使能信号选择所述第一时钟信号或所述第二时钟信号作为时钟输入信号；

以所述时钟信号作为所述第一使能信号的时钟，从而产生第二使能信号，其中当所述第一使能信号处于第二逻辑电平且所述时钟信号从所述第二逻辑电平过渡到第一逻辑电平后，所述第二使能信号从所述第一逻辑电平过渡到所述第二逻辑电平；以及

选择所述第一使能信号或所述第二使能信号作为所述电路中扫描链的扫描使能信号。

16.根据权利要求15所述的方法，其中当所述第一使能信号从所述第二逻辑电平过渡到所述第一逻辑电平时，所述第二使能信号从所述第二逻辑电平过渡到所述第一逻辑电平。