[发明专利]制作金属硅化物的方法及应用其的半导体结构

说明书

技术领域

本发明是有关于一种半导体工艺及结构，且特别是有关于一种制作金属硅化物的方法及应用其的半导体结构。

背景技术

随着半导体元件集成度的增加，元件中的图案与线宽亦逐渐缩小，因而导致元件中的栅极与导线的接触电阻增高，产生较大的电阻-电容延迟(RC Delay)，进而影响元件操作速度。由于金属硅化物的电阻较多晶硅(Polysilicon)低，并且其热稳定性也比一般内联机材料高，因而在栅极上形成金属硅化物，以期能够降低栅极和金属内联机之间的电阻值。

传统形成金属硅化物的过程中，当栅极(例如多晶硅层)形成在半导体晶圆上之后，栅极的硅化工艺包括形成一金属层于多晶硅层上，接着进行退火工艺，以形成金属硅化物于栅极上。

在目前周边电路区域的栅极制作上，也需要使用金属硅化物来降低导线与栅极之间的电阻。然而，传统的自对准金属硅化物工艺中，若要在部分介质上形成金属硅化物，则必须经过相当复杂的程序，才能在所需的区域上形成金属硅化物，尤其当存储单元阵列区域与周边电路区域的水平面高度不同时，更加提高工艺执行的难度。在目前讲求高效率的时代中，势必要改善传统的做法，以提高半导体工艺的效率。

发明内容

本发明是有关于一种制作金属硅化物的方法及应用其的半导体结构，是在存储单元阵列区域与周边电路区域上形成水平面高度一致的栅极，以避免位于较低区域的栅极因介电层遮蔽而无法顺利形成金属硅化物。

根据本发明的一方面，提出一种制作金属硅化物的方法，包括下列步骤。提供一衬底，衬底具有一第一区域与一第二区域。形成一硅层于衬底上。进行一平坦化工艺，以使硅层具有一平坦表面。移除部分硅层，以在第一区域形成多个第一栅极并在第二区域形成多个第二栅极，该多个第一栅极的高度大于该多个第二栅极的高度，且该多个第一栅极与该多个第二栅极具有水平面高度一致的上表面。形成一介电层于衬底上，介电层覆盖该多个第一栅极与该多个第二栅极，并显露出该多个第一栅极与该多个第二栅极的上表面。形成一金属硅化物于该多个第一栅极与该多个第二栅极的上表面。

根据本发明的另一方面，提出一种半导体结构，包括一衬底、一硅层、一介电层以及一金属硅化物。衬底具有一第一区域以及一第二区域。硅层具有位于第一区域的多个第一栅极与位于第二区域的多个第二栅极，其中该多个第一栅极的高度大于该多个第二栅极的高度，且该多个第一栅极与该多个第二栅极具有水平面高度一致的上表面。介电层形成于衬底上，且介电层显露出该多个第一栅极与该多个第二栅极的上表面。金属硅化物分别形成于该多个第一栅极与该多个第二栅极的上表面。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下：

附图说明

图1A～图1F绘示依照本发明一实施例的制作金属硅化物的方法及应用其的半导体结构的示意图。

图2A～图2F绘示依照本发明一实施例的制作金属硅化物的方法及应用其的半导体结构的示意图。

【主要元件符号说明】

100、200：衬底

101、201：第一区域

102、202：第二区域

103、203：局部内连接区域

104：倾斜表面

110、110a、210、210a：硅层

111、211：平坦表面

120、220：上表面

121、221：第一栅极

122、222：第二栅极

123、223：第三栅极

130、230：介电层

140、240：金属硅化物

W、X、X1、Y：高度

212：多晶硅层

214、214a：非晶硅层

具体实施方式

本发明的制作金属硅化物的方法及应用其的半导体结构，是在衬底上沉积厚度加高的硅层，再利用平坦化工艺进行薄化，以使硅层具有水平面高度一致的平坦表面。此硅层经图案化之后，形成水平面高度一致的第一栅极与第二栅极。因此，在存储单元阵列区域与周边电路区域上的栅极，在后续的热工艺中，均可顺利形成金属硅化物，以降低栅极的片电阻值。

以下是提出各种实施例进行详细说明，实施例仅用以作为范例说明，并非用以限缩本发明欲保护的范围。

第一实施例