[发明专利]封装结构、基板结构及其制法

说明书

技术领域

本发明涉及一种封装结构、基板结构及其制法，尤其指一种四方平面无引脚的封装结构、基板结构及其制法。

背景技术

四方平面无引脚(Quad Flat No Lead，简称QFN)半导体封装件为一种使芯片座和接脚底面外露于封装层底部表面的封装单元，一般采用表面粘着技术(surface mount technology，简称SMT)将四方平面无引脚半导体封装件接置于印刷电路板上，借此以形成一具有特定功能的电路模块。

请参阅图1，其为现有的四方平面无引脚(QFN)封装结构的剖视图。如图所示，传统的QFN封装工艺是将半导体芯片11设置于导线架12上，并借由打线(wire-bonding)工艺以电性连接，并包覆封装胶体13，以保护该半导体芯片11不受到外在环境干扰。

然而，前述封装结构在经过切单(singulation)工艺后，其刀具的切割会造成封装结构的引脚14有毛边，当两该引脚14间距越小时，过大的毛边会接触到邻近的引脚14而造成短路；此外，在模压(molding)过程中，封装胶体13容易外溢而污染引脚14的下表面，使得后续还要额外增加清除引脚14残胶的工艺。

鉴于前述现有技术的缺失，遂发展出新一代的QFN封装结构(例如：日本专利第11-251505、09-312355、2001-024135与2005-317998号)，如图2所示，但此种封装结构在借由焊锡以连接至印刷电路板(PCB)后，若需要进行重工(rework)，而将封装结构自印刷电路板取下后，往往会造成引脚的共平面性不佳或引脚上的镀层脱落，进而使得整体封装结构的重工性(reworkability)不佳，且容易有引脚掉落问题。

因此，如何避免上述现有技术中的种种问题，以解决四方平面无引脚封装结构的引脚容易产生毛边与重工性较差的问题，实已成为目前亟欲解决的课题。

发明内容

有鉴于上述现有技术的缺失，本发明的主要目的提供一种封装结构、基板结构及其制法，能有效改善重工性并简化工艺。

本发明的基板结构，其包括：承载件，其一表面具有多个凹部；第一绝缘保护层，其形成于该承载件具有该凹部的表面上，且形成有多个对应外露各该凹部的第一绝缘保护层开孔；焊料，其形成于各该凹部中；图案化金属层，其形成于该第一绝缘保护层与焊料上，且连接该焊料，该图案化金属层并具有多个电性连接垫；以及第二绝缘保护层，其形成于该图案化金属层与第一绝缘保护层上，且具有多个对应外露各该电性连接垫的第二绝缘保护层开孔。

本发明还提供一种封装结构，其包括：一基板，其包含：第一绝缘保护层，其具有相对的第一表面与第二表面、及贯穿该第一表面与第二表面的多个第一绝缘保护层开孔；焊料，其形成于各该第一绝缘保护层开孔中，且突出于该第一表面；图案化金属层，其形成于该第一绝缘保护层的第二表面与焊料上并连接该焊料，且具有多个电性连接垫；以及第二绝缘保护层，其形成于该图案化金属层与第一绝缘保护层的第二表面上，且具有多个对应外露各该电性连接垫的第二绝缘保护层开孔；半导体芯片，其设置于该基板上，且电性连接至该图案化金属层；以及封装胶体，其形成于该第二绝缘保护层上，且包覆该半导体芯片与电性连接垫。

本发明还提供一种基板结构的制法，其包括：于一承载件的一表面上形成第一绝缘保护层，该第一绝缘保护层具有多个外露该承载件的部分表面的第一绝缘保护层开孔，其中，该承载件对应该第一绝缘保护层开孔具有多个凹部；于各该凹部中填入焊料；于该第一绝缘保护层与焊料上形成图案化金属层，该图案化金属层具有多个电性连接垫；以及于该图案化金属层与第一绝缘保护层上形成第二绝缘保护层，该第二绝缘保护层具有多个对应外露各该电性连接垫的第二绝缘保护层开孔。

本发明还提供一种封装结构的制法，其包括：提供一基板结构，其包含：承载件，其一表面具有多个凹部；第一绝缘保护层，其形成于该承载件具有该凹部的表面上，且形成有多个对应外露各该凹部的第一绝缘保护层开孔；焊料，其填入各该凹部中；图案化金属层，其形成于该第一绝缘保护层与焊料上，且连接该焊料，该图案化金属层并具有多个电性连接垫；以及第二绝缘保护层，其形成于该图案化金属层与第一绝缘保护层上，且具有多个对应外露各该电性连接垫的第二绝缘保护层开孔；于该基板结构上设置一半导体芯片，且该半导体芯片电性连接至该图案化金属层；形成一封装胶体于该第二绝缘保护层上，以包覆该半导体芯片与电性连接垫；以及移除该承载件，以外露该第一绝缘保护层及各该焊料。