[发明专利]半导体晶片及具备该半导体晶片的叠层构造体

说明书

关联申请

本申请享受以日本专利申请2011-189390号(申请日：2011年8月31日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体晶片及具备该半导体晶片的叠层构造体。

背景技术

近年来，作为得到三维多层构造的半导体模块的方法，虽然研究过将单片化了的半导体芯片接合进行叠层的手法，但是从叠层成本降低的观点来看，正研究着在成为半导体芯片之前预先将多个半导体晶片接合之后进行单片化。

而且，作为接合半导体晶片的方法，例举了使用羟基结合、等离子体活性化等手法的常温下的直接接合法，借助了树脂材料的树脂接合法等。

发明内容

本发明的实施方式提供半导体晶片及具备该半导体晶片的叠层构造体，可以增加能够由叠层的半导体晶片制造的半导体芯片的数量，而且，可以降低加工费用。

在一个实施方式中，半导体晶片具备半导体基板和形成在上述半导体基板上的布线层。上述半导体基板具备位于上述半导体基板的外周部、而且未被上述布线层覆盖的第1区域，上述布线层具备上述布线层的上表面大致平坦的第2区域，在上述第1区域形成了第1绝缘膜，上述第2区域的上述布线层的上表面和上述第1绝缘膜的上表面大致为同一面。

根据本发明的实施方式，可以提供增加能够由叠层的半导体晶片制造的半导体芯片的数量、而且可以降低加工费用的半导体晶片及具备该半导体晶片的叠层构造体。

附图说明

图1至图6是用于说明实施方式涉及的半导体器件的制造方法的图。

图7是用于说明实施方式涉及的半导体器件的制造方法的第1变化例的图。

图8是用于说明实施方式涉及的半导体器件的制造方法的第2变化例的图。

图9是用于说明对比例的半导体器件的制造方法的图。

具体实施方式

以下，参照附图来说明实施方式。但是，本发明不限于该实施方式。并且，对于全部附图的共同的部分附加共同的符号，并省略重复的说明。而且，附图是用于说明发明和促进其理解的示意图，其形状、尺寸、比例等存在与实际装置不同的地方，这些都可以斟酌以下的说明和公知技术适当地进行设计变更。

首先，说明半导体晶片1。详细而言，对于在半导体晶片1上形成布线层11、且与被接合半导体晶片2贴合之前的半导体晶片1上的各区域，使用示出了半导体晶片1的一例的图1进行说明。图1(a)是示出半导体晶片1的外周部侧的部分的剖面图，图1(b)是半导体晶片1的上表面图。

如图1(a)的剖面图所示，有关半导体晶片1，从半导体晶片1的中心到外周部51附近为止的中央部50处的其上表面1a大致平坦，其高度大致相同。在此，所谓“大致相同”，不仅意味着从半导体晶片1的背面进行测定而在数学上为相同高度的情况，而且还意味着包括在半导体晶片1的制造工序中存在工业上允许程度的高度的差异的情况。再者，半导体晶片1的外周部51处的上表面1a，平坦的区域结束，从图中所示的A点向半导体晶片1的外侧而带着圆形，且其高度徐徐变低，连接向半导体晶片1的侧面1b。

再者，在半导体晶片1的中央部50的一部分的上表面1a上，形成了由金属和绝缘体构成的布线层11。详细而言，该布线层11包括绝缘膜和该绝缘膜之中形成的布线。以下，将形成了布线层11的半导体晶片1的上表面1a的部分称为第4区域60，将未形成布线层11的半导体晶片1的上表面1a的部分称为第1区域61。并且，虽然存在于第1区域61形成了布线层11的情况，但是在该部分形成的布线层11是不完全的，所以在以下的说明中，在第1区域61形成的布线层11不视为布线层11，认为在第1区域61没有布线层11来处理。

而且，在上表面1a，在半导体晶片1的外周部51和中央部50之中的外周部51侧的部分，存在不能形成半导体元件或者未形成半导体元件的区域，在以下的说明中，将该区域称作边缘切除区域31。详细而言，在布线层11的蚀刻工序中形成将布线层11覆盖的蚀刻剂膜之时，为了防止蚀刻剂膜回流进入半导体晶片1的侧面1b和背面1c，而施以将蚀刻剂膜的外周部去除的边缘切除処理。因此，在半导体晶片1的外周部51和中央部50之中的外周部51侧的部分的布线层11上没有覆盖蚀刻剂膜，由此在该半导体晶片1的外周部51和中央部50之中的外周部51侧的部分之上形成的布线层11被蚀刻。因此，在该区域，存在不能形成半导体元件或者未形成半导体元件的边缘切除区域31。