[发明专利]非易失性半导体存储装置及其数据写入方法

权利要求书

1.一种非易失性半导体存储装置，其特征在于，具备：

存储器单元阵列，其包括：构成为能够保持多个阈值电压分布的多个存储器单元和共同连接于多个所述存储器单元的栅的多条字线；和

控制电路，其在执行了对所述存储器单元施加至少一部分为负的阈值电压分布从而删除所述存储器单元的数据的删除工作后，执行对所述存储器单元施加正的多种阈值电压分布中的最低的阈值电压分布的多次的第一写入工作，

所述存储器单元阵列具有：

半导体基板；

相对于所述半导体基板在垂直方向上延伸，作为所述存储器单元的主体发挥作用的第一半导体层；

设置于所述第一半导体层的侧面，蓄积电荷的电荷蓄积层；和

设置为与所述第一半导体层一并夹着所述电荷蓄积层，作为所述存储器单元的栅以及所述字线发挥作用的第一导电层，

所述控制电路对共同连接于各条所述字线的多个所述存储器单元的每个执行所述第一写入工作，

所述控制电路，在多次的所述第一写入工作的执行时从控制器接受了使除了所述删除工作和所述第一写入工作以外的其他的工作执行的第一执行指令时，在多次的所述第一写入工作之间执行所述其他的工作。

2.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路从所述控制器接受使多次的所述第一写入工作连续执行的第二执行指令，

所述控制电路，在基于所述第二执行指令而正在执行连续的多次的所述第一写入工作的期间从所述控制器接受了所述第一执行指令时，在中断连续的多次的所述第一写入工作而执行所述其他的工作之后，基于与所述第一写入工作的中断状态相关的中断信息，再次开始连续的多次的所述第一写入工作。

3.根据权利要求2所述的非易失性半导体存储装置，其特征在于，

还具备存储所述中断信息的存储部。

4.根据权利要求2所述的非易失性半导体存储装置，其特征在于，

所述控制电路将所述中断信息发送到所述控制器。

5.根据权利要求2所述的非易失性半导体存储装置，其特征在于，

所述控制电路，在对预定编号的所述存储器单元执行了所述第一写入工作后中断了连续的多次的所述第一写入工作时，从所述预定编号的存储器单元起，使连续的多次的所述第一写入工作再次开始。

6.根据权利要求2所述的非易失性半导体存储装置，其特征在于，

所述控制电路与所述第二执行指令独立地从所述控制器接受使所述删除工作进行的第三执行指令。

7.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路从所述控制器接受使一次的所述第一写入工作执行的多个第二执行指令。

8.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述第一导电层包围所述第一半导体层。

9.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述存储器单元阵列还具备：包括串联连接的多个存储器单元的存储器串和连接于所述存储器串的一端的第一选择晶体管，

所述第一选择晶体管具有：

相对于所述半导体基板在垂直方向延伸，作为所述第一选择晶体管的主体发挥作用的第二半导体层；

设置于所述第二半导体层的侧面的第一栅绝缘层；和

设置为与所述第二半导体层一并夹着所述第一栅绝缘层，作为所述第一选择晶体管的栅发挥作用的第二导电层。

10.根据权利要求9所述的非易失性半导体存储装置，其特征在于，

所述存储器单元阵列还具有连接于所述存储器串的另一端的第二选择晶体管，

所述第二选择晶体管具有：

相对于所述半导体基板在垂直方向延伸，作为所述第二选择晶体管的主体发挥作用的第三半导体层；

设置于所述第三半导体层的侧面的第二栅绝缘层；和

设置为与所述第三半导体层一并夹着所述第二栅绝缘层，作为所述第二选择晶体管的栅发挥作用的第三导电层。

11.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述第一半导体层具有：相对于所述半导体基板在垂直方向延伸的一对柱状半导体层；和连接一对所述柱状半导体层的下端的连接半导体层。