[发明专利]半导体存储器系统

说明书

关联申请

本申请享受2011年3月16日申请的日本申请专利编号2011-058140的优先权的利益，该日本专利申请的全部内容在本申请中援用。

技术领域

一般地，本实施方式涉及半导体存储器系统。

背景技术

以前，在形成连接器的基板上，使用装载NAND闪存等的非易失性半导体存储元件的半导体存储器系统。而且，在半导体存储器系统中，除了非易失性半导体存储元件，还装载易失性半导体存储元件、控制非易失性半导体存储元件及易失性半导体存储元件的控制器。

这样的半导体存储器系统存在根据其使用环境和规格等制约基板的形状、大小的情况，例如，存在使用在俯视时呈长方形形状的基板的情况。而且，由于近几年的半导体存储器系统的小型化的要求，基板倾向于薄型化。由此，在用薄型化的长方形形状的基板时，要求抑制基板的弯曲。

发明内容

本发明的实施方式提供了当使用在俯视时为长方形形状的基板时能抑制基板的弯曲的半导体装置。

根据实施方式，提供一种包括基板、非易失性半导体存储元件、粘结部的半导体存储器系统。基板采用形成有布线图形的多层的构造，在俯视时呈大致长方形形状。非易失性半导体存储元件在基板表面层侧沿着长边方向排列设置。粘结部使非易失性半导体存储元件的表面露出，同时被填充在非易失性半导体存储元件之间的间隙、以及非易失性半导体存储元件和基板的间隙。

根据本发明的实施方式，提供了当使用在俯视时为长方形形状的基板时能抑制基板的弯曲的半导体装置。

附图说明

图1是显示第1实施方式涉及的半导体存储器系统的构成例的方块图。

图2A是显示半导体存储器系统的概略构成的平面图。

图2B是显示作为其他的例子的半导体存储器系统的概略构成的平面图。

图3A是图2A显示的半导体存储器系统侧面图。

图3B是图2B显示的半导体存储器系统侧面图。

图4是显示基板的层构成的图。

图5是显示基板的各层的布线密度的图。

图6是显示在基板的背面层(第8层)形成的布线图形的图。

图7是显示作为比较例的基板的各层的布线密度的图。

图8是用于说明在基板背面层(第8层)形成的布线图形的线宽度和间隔的图。

图9是显示在NAND存储器的间隙被填充的粘结部的图。

图10是显示在基板的第7层形成的缝隙的图。

图11是显示第2实施方式涉及的半导体存储器系统具备的基板的层构成的图。

图12是第3实施方式涉及的半导体存储器系统的搬送方法中使用的保持部件的外观透视图。

图13是显示如图12所示的保持部件在箱子中被收纳的状态的断面图。

图14是第3实施方式的变形例涉及的保持部件的正面图。

图15是显示打开如图14所示的保持部件的可动部的状态的图。

图16是显示SATA接口的构成例的图。

具体实施方式

以下参照附图，详细地说明实施方式涉及的半导体存储器系统。另外，本发明不限定于这些实施方式。

图1是显示第1实施方式涉及的半导体存储器系统的构成例的方块图。半导体存储器系统100经由SATA接口(ATA I/F)2等的存储器连接接口与个人计算机或者CPU内核等的主机装置(以下，简称为主机)1连接，用作主机1的外部存储器。作为主机1，可列举出个人计算机的CPU，静态相机、摄像机等的成像装置的CPU等。而且，半导体存储器系统100经由RS232C接口(RS232C I/F)等的通信接口3在调试用机器200间能发送接收数据。

半导体存储器系统100具备作为非易失性半导体存储元件(元件)的NAND型闪存(以下，简称为NAND存储器)10、作为控制器的驱动控制电路(元件)4、作为可进行比NAND存储器10高速的存储操作的易失性半导体存储元件(元件)的DRAM20、电源电路5、状态显示用的LED6、检测驱动内部的温度的温度传感器7。温度传感器7例如直接或间接地测定NAND存储器10的温度。驱动控制电路4，在由温度传感器7的测定结果变为预定的温度以上时，限制向NAND存储器10的信息的写入等，抑制其以上的温度上升。