[发明专利]阵列基板行驱动单元、阵列基板行驱动电路以及显示装置

权利要求书

1.一种阵列基板行驱动单元，其特征在于，包括输入采样单元、输出单元、复位单元和存储电容，其中，

所述存储电容的第一端与本级栅极驱动信号输出端连接；

所述输入采样单元，与所述存储电容的第二端连接，用于在上一级阵列基板行驱动单元的栅极驱动信号的控制下对所述存储电容进行预充电并使得本级栅极驱动信号采样输入信号；

所述输出单元，与所述存储电容的第二端连接，用于在所述输入采样单元完成对所述存储电容预充电后，控制输出所述本级栅极驱动信号；

所述复位单元，用于在所述输出单元控制输出所述本级栅极驱动信号后，在下一级阵列基板行驱动单元的栅极驱动信号的控制下，对所述本级栅极驱动信号进行复位。

2.如权利要求1所述的阵列基板行驱动单元，其特征在于，

所述输入采样单元包括第一薄膜晶体管，所述输出单元包括第二薄膜晶体管，所述复位单元包括第三薄膜晶体管和第四薄膜晶体管，其中，

所述第一薄膜晶体管，栅极与上一级阵列基板行驱动单元的栅极信号输出端连接，源极与所述第二薄膜晶体管的栅极连接，漏极与驱动电源连接；

所述第二薄膜晶体管，源极与所述第四薄膜晶体管的漏极连接，漏极与第一时钟信号输入端连接；

所述第三薄膜晶体管，栅极与下一级阵列基板行驱动单元的栅极信号输出端连接，漏极与所述第一薄膜晶体管的源极连接，源极与驱动电源连接；

所述第四薄膜晶体管，栅极与第二时钟信号输入端连接，源极与所述驱动电源连接；

所述存储电容，第一端与所述第二薄膜晶体管的源极连接，第二端与所述第二薄膜晶体管的栅极连接；

所述第一薄膜晶体管的栅极为输入端，所述第三薄膜晶体管的栅极为复位端，所述第二薄膜晶体管的源极为本级栅极信号输出端。

3.如权利要求2所述的阵列基板行驱动单元，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管为p型薄膜晶体管。

4.如权利要求3所述的阵列基板行驱动单元，其特征在于，

所述第一薄膜晶体管的漏极与所述驱动电源的低电平输出端连接；

所述第三薄膜晶体管的源极与所述驱动电源的高电平输出端连接；

所述第四薄膜晶体管的源极与所述驱动电源的高电平输出端连接。

5.如权利要求2所述的阵列基板行驱动单元，其特征在于，

所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管为n型薄膜晶体管。

6.如权利要求5所述的阵列基板行驱动单元，其特征在于，

所述第一薄膜晶体管的漏极与所述驱动电源的高电平输出端连接；

所述第三薄膜晶体管的源极与所述驱动电源的低电平输出端连接；

所述第四薄膜晶体管的源极与所述驱动电源的低电平输出端连接。

7.一种阵列基板行驱动电路，其特征在于，包括多级如权利要求1至6中任一权利要求所述的阵列基板行驱动单元；

除了第一级阵列基板行驱动单元外，每一级阵列基板行驱动单元的输入端均和上一级阵列基板行驱动单元的栅极信号输出端连接；

除了最后一级阵列基板行驱动单元外，每一级阵列基板行驱动单元的复位端均和下一级阵列基板行驱动单元的栅极信号输出端连接。

8.一种显示装置，其特征在于，包括如权利要求7所述的阵列基板行驱动电路。