[发明专利]2T纳米晶存储器阵列及其操作方法

说明书

技术领域

本发明属于半导体存储技术领域，具体涉及一种存储器阵列，特别是一种2T纳米晶存储器阵列及其操作方法。

背景技术

随着科技日新月异的发展，半导体技术领域也得到了前所未有的开发，其中存储器产业目前占整个半导体产业的四分之一。用于存储数据的半导体存储器分为易失性半导体存储器和非易失性半导体存储器，易失性半导体存储器在电源中断时易于丢失数据，而非易失性半导体存储器即使在电源中断时仍可保存数据，且非易失性半导体存储器相对比较小，因此非易失性半导体存储器已广泛地应用于移动通信系统、存储卡等领域。

闪存存储器(Flash Memory)由于具有可多次进行信息的存入、读取、擦除等动作，且存入的信息在断电后也不会消失的优点，所以已成为个人电脑和数码相机底片、个人随身电子记事本等电子设备所广泛采用的一种非易失性存储器。

现有FLASH存储器的组成核心，是基于连续多晶硅薄膜浮栅结构的硅基非易失性存储器，采用连续的多晶硅薄膜作为存储介质。这样的存储器是一个导电的整体，因此，当尺寸缩小，氧化层减薄时，由于其是一个导电的整体，当某一点出现漏电时，存储器整体的数据就会丢失，导致数据保持性不佳。

同时，由于一个晶体管结构(1T)的存储器无法克服过擦除的问题，需要很复杂的外围电路算法来克服过擦除，而2个晶体管结构(2T)的存储器可以通过选择晶体管关断未被选择的存储单元，来克服过擦除问题，所以有着更为广泛的应用。但是对于2T结构，有一个很致命的缺点在于只能使用FN(Fowler-Nordheim)隧穿编程，不能实现热电子注入(CHE)编程，而CHE编程相对于FN隧穿编程具有更大的存储窗口以及更好的可靠性。

发明内容

(一)要解决的技术问题

有鉴于此，本发明所述解决的技术问题是提供一种能够提高数据保持稳定性的2T纳米晶存储器阵列及其操作方法，以提高编程效率，扩大存储窗口，提高编程可靠性。

(二)技术方案

本发明提供一种2T纳米晶存储器阵列，包括2T纳米晶存储器、源线、衬底，位线和字线，所述位线和字线均具有多条，所述多条位线平行排列，所述多条字线也平行排列，且所述多条位线与所述多条字线垂直排列，所述2T纳米晶存储器包括存储单元和选择晶体管，所述存储单元采用纳米晶作为存储介质。

作为一种优选方式，整个存储器阵列的衬底连接在一起，整个存储器的位线也连接在一起。

作为一种优选方式，还包括与所述多条字线平行排列的多条选择晶体管字线，用于选中所要进行操作的所述存储单元。

作为一种优选方式，还包括与所述多条字线平行排列的多条中间线，用于连接相邻的两个选择晶体管。

本发明还提供一种2T纳米晶存储器阵列的数据写入方法所述2T纳米晶存储器阵列包括源线、衬底、多条位线、多条字线，多条选择晶体管字线和多条中间线，所述多条位线、多条选择晶体管字线和多条中间线均平行排列，且相互之间平行排列；所述多条字线也平行排列，且与所述多条字线垂直排列；整个存储器阵列的衬底连接在一起，整个存储器的位线也连接在一起；所述数据写入方法包括如下步骤：在衬底上施加0V电压；对于选中单元的位线，施加0V电压；对于未选中的位线，施加第一写入电压；对于选中单元的字线，施加第二写入电压；对于未选中的字线，施加0V电压；对于选中单元的中间线，施加第三写入电压；对于未选中的中间线，施加第四写入电压；所有的源线浮空；对于所有的选择晶体管字线，施加0V电压。

作为一种优选方式，所述第一写入电压为7V，第二写入电压为9V。

作为一种优选方式，所述第三写入电压为7V，第四写入电压为4V。

本发明还提供另一种2T纳米晶存储器阵列的数据写入方法所述2T纳米晶存储器阵列包括源线、衬底、多条位线、多条字线，多条选择晶体管字线和多条中间线，所述多条位线、多条选择晶体管字线和多条中间线均平行排列，且相互之间平行排列；所述多条字线也平行排列，且与所述多条字线垂直排列；整个存储器阵列的衬底连接在一起，整个存储器的位线也连接在一起；所述数据写入方法包括如下步骤：在衬底上施加0V电压；对于选中单元的位线，施加0V电压；对于未选中的位线，施加第五写入电压；对于选中单元的字线，施加第六写入电压；对于未选中的字线，施加0V电压；所有的源线浮空；所有的中间线浮空；对于所有的选择晶体管字线，施加0V电压。