[发明专利]2T纳米晶存储器阵列及其操作方法

权利要求书

1.一种2T纳米晶存储器阵列，包括多个2T纳米晶存储器、源线、多个衬底、多条位线和多条字线，其中所述多条位线平行排列，所述多条字线平行排列，且所述多条位线与所述多条字线垂直排列，其特征在于：

所述每个2T纳米晶存储器均包括存储单元和选择晶体管，所述存储单元采用纳米晶作为存储介质。

2.如权利要求1所述的2T纳米晶存储器阵列，其特征在于：整个存储器阵列的多个衬底连接在一起，整个存储器阵列的多条位线也连接在一起。

3.如权利要求1所述的2T纳米晶存储器阵列，其特征在于：还包括与所述多条字线平行排列的多条选择晶体管字线，用于选中所要进行操作的所述存储单元。

4.如权利要求1所述的2T纳米晶存储器阵列，其特征在于：还包括与所述多条字线平行排列的多条中间线，用于连接相邻的两个选择晶体管。

5.一种2T纳米晶存储器阵列的数据写入方法，其特征在于，所述2T纳米晶存储器阵列包括源线、多个衬底、多条位线、多条字线，多条选择晶体管字线和多条中间线，

所述多条位线、多条选择晶体管字线和多条中间线均平行排列，且相互之间平行排列；

所述多条字线也平行排列，且与所述多条字线垂直排列；

整个存储器阵列的多个衬底连接在一起，整个存储器阵列的多条位线也连接在一起；

所述数据写入方法包括如下步骤：

在衬底上施加0V电压；

对于选中单元的位线，施加0V电压；

对于未选中的位线，施加第一写入电压；

对于选中单元的字线，施加第二写入电压；

对于未选中的字线，施加0V电压；

对于选中单元的中间线，施加第三写入电压；

对于未选中的中间线，施加第四写入电压；

所有的源线浮空；

对于所有的选择晶体管字线，施加0V电压。

6.如权利要求5所述的数据写入方法，其特征在于：

所述第一写入电压为7V，第二写入电压为9V。

7.如权利要求5所述的数据写入方法，其特征在于：

所述第三写入电压为7V，第四写入电压为4V。

8.一种2T纳米晶存储器阵列的数据写入方法，其特征在于，所述2T纳米晶存储器阵列包括源线、多个衬底、多条位线、多条字线，多条选择晶体管字线和多条中间线，

所述多条位线、多条选择晶体管字线和多条中间线均平行排列，且相互之间平行排列；

所述多条字线也平行排列，且与所述多条字线垂直排列；

整个存储器阵列的多个衬底连接在一起，整个存储器阵列的多条位线也连接在一起；

所述数据写入方法包括如下步骤：

在衬底上施加0V电压；

对于选中单元的位线，施加0V电压；

对于未选中的位线，施加第五写入电压；

对于选中单元的字线，施加第六写入电压；

对于未选中的字线，施加0V电压；

所有的源线浮空；

所有的中间线浮空；

对于所有的选择晶体管字线，施加0V电压。

9.一种2T纳米晶存储器阵列的数据擦除方法，其特征在于，所述2T纳米晶存储器阵列包括源线、多个衬底、多条位线、多条字线，多条选择晶体管字线和多条中间线，

所述多条位线、多条选择晶体管字线和多条中间线均平行排列，且相互之间平行排列；

所述多条字线也平行排列，且与所述多条字线垂直排列；

整个存储器阵列的多个衬底连接在一起，整个存储器阵列的多条位线也连接在一起；

所述数据擦除方法包括如下步骤：

在衬底上施加0V电压；

对于所有位线，施加0V电压；

对于选中单元的字线，施加第一擦除电压；

对于未选中的字线，施加0V电压；

所有的源线浮空；

对于所有的中间线，施加0V电压；

对于所有的选择晶体管字线，施加0V电压。

10.一种2T纳米晶存储器阵列的数据读取方法，其特征在于，所述2T纳米晶存储器阵列包括源线、多个衬底、多条位线、多条字线，多条选择晶体管字线和多条中间线，

所述多条位线、多条选择晶体管字线和多条中间线均平行排列，且相互之间平行排列；

所述多条字线也平行排列，且与所述多条字线垂直排列；

整个存储器阵列的多个衬底连接在一起，整个存储器阵列的多条位线也连接在一起；

所述数据读取方法包括如下步骤：

在衬底上施加0V电压；

对于选中单元的位线，施加第一读取电压；

对于未选中的位线，施加0V电压；

对于选中单元的字线，施加第二读取电压；

对于未选中的字线，施加0V电压；

对于选中单元的选择晶体管字线，施加第三读取电压；

对于未选中的选择晶体管字线，施加0V电压；

对于所有的源线施加0V电压；

所有的中间线浮空。