[发明专利]一种提高维持电压的方法

说明书

技术领域

本发明涉及半导体制造领域，具体地说涉及一种提高维持电压的方法。

背景技术

静电在自然界时刻都存在，当芯片的外部环境或者芯片内部累积的静电荷，通过芯片的管脚流入或流出芯片内部时，瞬间产生的电流(峰值可达数安培)或电压，就会损坏集成电路，使芯片功能失效。随着半导体行业的发展，SOI工艺越来越成熟，SOI器件被广泛应用在个领域。由于SOI工艺自身固有限制，SOI静电保护一直是SOI器件生产应用中不可忽视的重要部分。可控硅是理想的静电保护器件，但由于其自身正反馈的特点，器件维持电压被限制在1～2V内难以提升。

发明内容

本发明的目的是，提供一种利用SOI可控硅作为静电保护器件从而提高自身维持电压及静电保护性能的提高维持电压的方法。

本发明提供的一种可控硅器件的提高维持电压的方法，包括：首先利用绝缘层上硅工艺制成具有寄生PNPN、PNPNP或NPNPN结构的SOI可控硅器件；然后在SOI可控硅器件的寄生晶体管反馈路径中嵌入半导体元件，用于抑制可控硅自身的正反馈，提升可控硅作为静电保护器件时的维持电压。

进一步，所述绝缘层上硅工艺包括：注氧隔离SIMOX或硅片键合反面腐蚀。

进一步，所述具有寄生PNPN、PNPNP或NPNPN结构的SOI可控硅器件包括：

两个或两个以上的寄生晶体管形成正反馈。

进一步，所述可控硅器件寄生晶体管反馈路径包括：

两个或两个以上的寄生晶体管形成的相互间的正反馈路径；

进一步，所述半导体元件是具有电流或者电压负反馈效用的半导体元件，包括二极管、晶体管或MOS管，用于抑制抑制可控硅自身的正反馈。

本发明提供的一种提高维持电压的方法，利用SOI工艺制成具有寄生PNPN、PNPNP、NPNPN结构的SOI可控硅器件，在SOI可控硅器件的寄生晶体管反馈路径中嵌入如二极管、二极管串、晶体管或MOS管等可抑制可控硅正反馈的半导体元件，抑制可控硅自身的正反馈，提升可控硅作为静电保护器件时的维持电压。此高维持电压可控硅作为静电保护器件应用在静电防护领域，具有优异的静电保护性能。

附图说明

图1为本发明实施例提供的一种SOI高维持电压可控硅器件的剖视图；

图2为图1所示结构的等效电路示意图；

图3为本发明另一实施例提供的一种SOI高维持电压可控硅器件的剖视图；

图4为图3所示结构的等效电路示意图；

图5为图3所示结构的SOI电路静电防护示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。

本发明提供的一种提高维持电压的方法，包括：首先利用绝缘层上硅工艺(以下简称SOI工艺)制成具有寄生PNPN、PNPNP或NPNPN结构的SOI可控硅器件；然后在SOI可控硅器件的寄生晶体管反馈路径中嵌入半导体元件，用于抑制可控硅自身的正反馈，提升可控硅作为静电保护器件时的维持电压。

其中，SOI工艺包括：注氧隔离SIMOX或硅片键合反面腐蚀等。具有寄生PNPN、PNPNP或NPNPN结构的SOI可控硅器件包括：两个或两个以上的寄生晶体管形成正反馈。可控硅器件寄生晶体管反馈路径包括：两个或两个以上的寄生晶体管形成的相互间的正反馈路径。在SOI可控硅器件的寄生晶体管反馈路径中嵌入的半导体元件是具有电流或者电压负反馈效用的半导体元件，包括二极管、晶体管或MOS管，用于抑制抑制可控硅自身的正反馈。

本发明提供的制备工艺制备的SOI高维持电压可控硅器件作为静电保护器件应用在静电防护领域，具有优异的静电保护性能。把具有寄生PNPN、PNPNP或NPNPN结构的SOI可控硅应用在在静电防护领域时，通过此工艺提高了其维持器件工作在回滞区域所需的最小电压，减小了器件闩锁风险，提高了器件可靠性。

本发明提供的一种提高维持电压的方法，利用SOI工艺制成具有寄生PNPN、PNPNP或NPNPN结构的SOI可控硅器件，在SOI可控硅器件的寄生晶体管反馈路径中嵌入如二极管、二极管串、晶体管或MOS管等可抑制可控硅正反馈的半导体元件，抑制可控硅自身的正反馈，提升可控硅作为静电保护器件时的维持电压。此高维持电压可控硅作为静电保护器件应用在静电防护领域，具有优异的静电保护性能。