[发明专利]非易失性存储器件、包括其的存储器系统及其操作方法

说明书

相关申请的交叉引用

本申请要求于2011年4月20日提交的韩国专利申请第10-2011-0036943号和2011年2月28日提交的美国临时专利申请第61/447,133号的优先权，上述专利申请的全部内容通过引用并入于此。

技术领域

本发明总体构思涉及非易失性存储器件和系统，更具体的，涉及产生在非易失性存储器件和系统中利用的各种电压。

背景技术

半导体存储器件通常被分类为易失性半导体存储器件或非易失性存储器件。易失性半导体存储器件在电源中断的情况下丢失存储的数据，而非易失性半导体存储器件在电源中断的情况下保留存储的数据。

非易失性半导体存储器件的示例包括掩膜只读存储器(MROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)等等。

从EEPROM技术开始发展，NAND闪存器件已经变得广泛用于非易失性掩膜数据存储应用。例如，在数不清的不同种类的主机设备中通常采用NAND闪存器件来存储音频、图像和/或视频数据，所述不同种类的主机设备例如计算机、移动电话、个人数字助理(PDA)、数字照相机、便携式摄像机、录音机、MP3播放器、手持个人计算机(PC)、游戏控制台、传真机、扫描仪、打印机等等。

取决于每个存储器单元存储的位数，诸如NAND闪存器件的非易失性存储器件通常被分类为单层单元(SLC)器件或多层单元(MLC)器件。SLC器件在每个非易失性存储器单元中存储一位数据，而MLC器件在每个非易失性存储器单元中存储2位或更多位数据。

在行业中存在增加半导体器件(特别是诸如NAND闪存器件的海量存储器件)的集成密度的持续不断的要求。同样，例如，MLC器件在市场中变得更加平常。但是，增加器件集成的努力被许多重要的设计挑战所留意，所述设计挑战包括最小化功耗和保持操作稳定性。

发明内容

根据本发明构思的一个方面，提供一种非易失性存储器件，其包括：非易失性存储器单元阵列，包括多个字线；电压产生器，配置为使用电源电压产生第一高电压以及使用高于电源电压的外部电压产生第二高电压；和字线选择电路，配置为在存储器单元阵列的编程操作期间将第一高电压施加到多个字线中所选择的字线，以及将第二高电压施加到多个字线中未选择的字线。

根据本发明构思的另一个方面，提供一种存储器系统，其包括：存储器控制器和配置为由该存储器控制器控制的非易失性存储器件。非易失性存储器件包括：电压产生器，配置为使用电源电压产生第一高电压以及使用高于电源电压的外部电压产生第二高电压；和字线选择电路，配置为在存储器单元阵列的编程操作期间将第一高电压施加到多个字线中所选择的字线，以及将第二高电压施加到多个字线中未选择的字线。

根据本发明构思的又一个方面，提供一种操作非易失性存储器件的方法，其包括：从电源电压产生第一高电压；从高于电源电压的外部电压产生第二高电压；在非易失性存储器件的编程操作期间，将第一高电压施加到非易失性存储器件的所选择字线，并将所述第二高电压施加到非易失性存储器件的未选择字线。

附图说明

参考附图，从随后的详细描述，本发明构思的上面和其他方面将变得更易于明白，在附图中：

图1是根据本发明构思的一个或多个实施例的电子设备的框图；

图2是根据本发明构思的一个或多个实施例的、图1中所示的存储器控制器的框图；

图3是根据本发明构思的一个或多个实施例的、图2中所示的非易失性存储器件的框图；

图4是图3中所示的高电压产生器的示例的框图；

图5是根据本发明构思的一个或多个实施例的、图3中所示的选择性高电压产生器的框图；

图6是用于描述提供给图5所示的选择性高电压产生器的分压电路的电压的传递路径的示例的时序图；

图7是根据本发明构思的一个或多个实施例的图5中所示的分压电路的电路图；

图8是根据本发明构思的一个或多个实施例的修整码(trim code)产生器的框图；

图9是根据本发明构思的一个或多个实施例的另一个修整码产生器的框图；

图10是根据本发明构思的一个或多个实施例的、图7中所示的开关之一的电路图；

图11是根据本发明构思的一个或多个实施例的、图3中所示的选择性高电压产生器的电路图；

图12是根据本发明构思的一个或多个实施例的、图3中所示的电压选择开关的框图；