[发明专利]一种氧化硅栅极补偿隔离区刻蚀的方法

说明书

技术领域

本发明涉及半导体集成电路及其制造领域，尤其涉及一种氧化硅栅极补偿隔离区刻蚀的方法。

背景技术

随着集成电路的集成度不断提高，半导体技术也持续的飞速发展。在半导体工艺中，氧化硅栅极补偿隔离区的刻蚀是关系到晶体管工作性能的关键性工艺，而一般传统工艺方法由非等向性的等离子体干法刻蚀来完成，其刻蚀工艺有主刻蚀和过刻蚀两个步骤；其中，主刻蚀工艺步骤主要采用的是C₄F₈/O₂/Ar 的混合气体，主要是利用CF活性基来完成对氧化硅的刻蚀，由于C₄F₈是高碳氟比气体所以能保持刻蚀过程中氧化硅对硅的刻蚀速率的高选择比，而O₂则作为清洁气体，能清除反应生成的聚合物，以使得反应保持一定的刻蚀速率，Ar是作为轰击离子对氧化硅表面的键接进行破坏，并采用刻蚀终点侦测（endpoint）的方法来判断氧化物去除的情况；过刻蚀工艺步骤主要是用于对开阔区的残余氧化物进行刻蚀去除，并最终形成合格的补偿隔离区形貌，一般采用与主刻蚀工艺步骤相同种类的化学气体，但气体比例有变化，既C₄F₈增多，清洁气体O₂减少，且主导各向异性刻蚀的偏压射频功率减小，促使刻蚀特性向更高选择比（氧化硅对硅）和各项同性刻蚀方向发展，以减少对硅衬底的刻蚀和形成最终形貌，过刻蚀一般采用定时控制。

图1-4是传统氧化硅栅极补偿隔离区刻蚀（oxide offset spacer）的方法结构示意图；如图1-4所示，传统氧化硅栅极补偿隔离区刻蚀（oxide offset spacer）的方法包括有以下工艺步骤：首先，在设置有多晶栅（poly gate）14和栅极氧化物层（gate oxide）12的硅衬底11上沉积氧化硅层13，以覆盖栅极氧化层12的上表面和多晶栅14的侧壁及其上表面；然后，采用主刻蚀工艺去除覆盖在多晶栅14和栅极氧化层13上表面的氧化硅层，及部分多晶栅14侧壁上的氧化硅层，形成侧墙131；之后，采用过刻蚀工艺去除未被侧墙131和多晶栅14覆盖的垫氧化层和部分硅衬底，刻蚀过程中会在剩余的硅衬底111上形成有聚合物（polymer）15；最后，进行聚合物15的清洗工艺。

但是，在传统氧化硅栅极补偿隔离区刻蚀方法中，由于氧化硅刻蚀是一种偏向物理刻蚀的工艺方法，在刻蚀过程中，很难达到氧化硅对硅的高刻蚀选择比，一般选择比在10以内，这就造成在氧化硅过刻蚀过程中，会对下面的硅衬底形成较多损失，从而对器件的性能产生不利影响；另外，等离子体干法刻蚀的特性（离子轰击）和氧气的使用，决定其会在刻蚀过程中对硅衬底造成损伤（plasma damage）和一定程度的氧化，进而加大了硅衬底的损失。

发明内容

本发明公开了一种氧化硅栅极补偿隔离区刻蚀的方法，其中，包括以下步骤：

步骤S1：在一具有多晶栅的硅衬底上沉积氧化硅层；

步骤S2：采用等离子体干法刻蚀方法进行氧化硅层的主刻蚀工艺；

步骤S3：化学清洗步骤S2产生的聚合物，并采用稀氢氟酸湿法刻蚀进行过刻蚀工艺，以去除步骤S2剩余的氧化硅层，形成栅极补偿隔离区形貌。

上述的氧化硅栅极补偿隔离区刻蚀的方法，其中，所述步骤S1中的所述多晶栅的硅衬底上还沉积有栅极氧化层。

上述的氧化硅栅极补偿隔离区刻蚀的方法，其中，所述栅极氧化层覆盖所述硅衬底的上表面，所述多晶栅部分覆盖所述栅极氧化层的上表面，所述氧化硅层覆盖未被所述多晶栅覆盖的所述栅极氧化层的上表面和所述多晶栅的侧壁及其上表面。

上述的氧化硅栅极补偿隔离区刻蚀的方法，其中，所述氧化硅层的材质为二氧化硅。

上述的氧化硅栅极补偿隔离区刻蚀的方法，其中，所述步骤S2中采用等离子干法刻蚀的混合气体为C4F8/O2/Ar，压力为10-30mT，RF功率为200-700W。

上述的氧化硅栅极补偿隔离区刻蚀的方法，其中，所述步骤S2中可是时间用定时控制，刻蚀部分氧化硅层，形成氧化硅残留层，以防止等离子体刻蚀损伤所述硅衬底。

上述的氧化硅栅极补偿隔离区刻蚀的方法，其中，所述氧化硅残留层的厚度为25-35A。

上述的氧化硅栅极补偿隔离区刻蚀的方法，其中，所述步骤S3中化学清洗为湿法清洗。

上述的氧化硅栅极补偿隔离区刻蚀的方法，其中，所述步骤S3中采用稀氢氟酸槽进行聚合物的清洗。