[发明专利]齐纳二极管的制造方法

说明书

技术领域

本发明涉及集成电路制造领域，特别涉及一种齐纳二极管的制造方法。

背景技术

电压及电流的瞬态干扰是造成电子电路及设备损坏的主要原因，常给人们带来无法估量的损失。这些干扰通常来自于电力设备的起停操作、交流电网的不稳定、雷击干扰及静电放电等瞬态干扰几乎无处不在、无时不有，使人感到防不胜防。瞬态电压抑制器(Transient Voltage Suppressor，TVS)是一种二极管形式的高效能保护器件。当TVS二极管的两极受到反向瞬态高能量冲击时，它能以10的负12次方秒量级的速度，将其两极间的高阻抗变为低阻抗，吸收高达数千瓦的浪涌功率，使两极间的电压箝位于一个预定值，有效地保护电子线路中的精密元器件，免受各种浪涌脉冲的损坏。

随着高频电路日渐广泛的应用，用于保护电路不受静电/浪涌电流侵害的传统大电容值的瞬态电压抑制器的二极管已经不能满足高频的需求，超低电容TVS二极管日益得到广泛的应用。超低电容TVS二极管一般由三个二极管组成。具体参考图1所示。如图1是超低电容TVS的电路示意图，所述超低电容TVS包括第一控向二极管11，第二控向管二极管12，齐纳二极管13。所述第一控向二极管11和第二控向二极管12之间设有一个输入/输出接口14。

所述第一控向二极管11和第二控向二极管12要求具有极低的电容，一般都由PIN二极管(positive-intrinsic-negative diode)组成，这就要求所述第一控向二极管11和第二控向二极管12在极低掺杂的衬底上形成。但是所述齐纳二极管13为了具备较低的反向击穿电压，因此需要在很高掺杂浓度的衬底上形成。在超低电容TVS中，因为PIN二极管和齐纳二极管需要在不同浓度的衬底上制作，要把PIN二极管和齐纳二极管集成在一起就变得非常困难。为此有些超低电容TVS二极管是多芯片封装，即把齐纳二极管和PIN二极管分别制作，然后再封装在一起。这样工艺虽然简单，但却增加了封装成本，而且不利于减小器件尺寸。另外一种把齐纳二极管和PIN二极管集成在一起的现有技术是：在高掺杂P型衬底上生长高电阻率N型外延层，并且通过高温扩散把N型杂质穿过N型外延层，与外延层下的P型衬底形成齐纳二极管，这需要很长的高温扩散过程，这样导致横向扩散的面积就变得非常大，而且需要通过PN结进行隔离，这些都会使器件的面积变得非常大。

发明内容

本发明的目的在于提供一种齐纳二极管的制造方法，以减小器件的面积，提高集成电路的集成度。

为达到上述目的，本发明提供一种齐纳二极管的制造方法，包括：

提供衬底，所述衬底包括正面以及与正面相对的背面，所述衬底的正面上形成有外延层；

刻蚀所述外延层和部分厚度的衬底形成第一深槽，所述第一深槽为环形；

在所述外延层上形成绝缘层，同时填充所述第一深槽形成第一深槽填充；

刻蚀所述外延层和部分厚度的衬底，在所述第一深槽填充包围的区域内形成至少一个第二深槽；

在所述图形化的绝缘层上形成原位掺杂多晶硅，同时填充所述第二深槽形成第二深槽填充；

对所述衬底进行退火工艺形成扩散区域，所述扩散区域和衬底构成齐纳二极管的PN结；

刻蚀所述原位掺杂多晶硅层形成图形化的多晶硅，所述图形化的多晶硅作为齐纳二极管的阴极；

在所述衬底的背面形成金属层，所述金属层作为齐纳二极管的阳极。

可选的，刻蚀所述原位掺杂多晶硅层形成图形化的多晶硅之后，还包括：对所述衬底进行减薄。

可选的，所述外延层的厚度范围为17μm～22μm。

可选的，所述衬底的电阻率范围为0.010Ω·cm～0.020Ω·cm。

可选的，在刻蚀所述外延层和部分厚度的衬底形成第一深槽之前，还包括：在所述衬底上形成掩膜层；以及刻蚀所述掩膜层形成图性化的掩膜层。

可选的，所述掩膜层为二氧化硅。

可选的，利用淀积的方法在所述衬底上形成掩膜层。

可选的，所述掩膜层的厚度范围为1.5μm～2.5um。

可选的，所述第一深槽的深度范围为25μm～30μm，第一深槽的槽宽为1.0μm～1.4μm。

可选的，在刻蚀所述外延层和部分厚度的衬底形成第二深槽之前，还包括：刻蚀所述绝缘层形成图形化的绝缘层。

可选的，所述第二深槽的深度范围为20μm～30μm，第二深槽的槽宽为1.0μm～1.4μm，相邻的第二深槽之间的间距为1.0μm～1.4μm。