[发明专利]运用于高速输出入端上的内建自测试电路

说明书

技术领域

本发明是有关于一种内建自测试(built-in self-test，BIST)电路，且特别是有关于一种运用于高速输出入端上的内建自测试电路。

背景技术

近几年来，存储器的传输速度越来越快，而双倍数据率(DDR)的存储器输出入端的速度已经到达GHz的等级了。同理，存储器控制器的输出入端也必需达到GHz的等级才能与DDR存储器相互搭配。

请参照图1，其所绘示为已知存储器控制器中输出入端及其相关电路示意图。存储器控制器100包括一核心电路110与一输出入端150。核心电路110包括：一控制单元160、一N至1输出信号并串转换器(parallel to serial converter)120、一N至1致能信号并串转换器130。输出入端150包括：一输出驱动单元(output driver)154、输出入垫(IO pad)156、与一输入驱动单元(input driver)152。

由于核心电路110中控制单元160的操作速度会低于输出入端150的速度。因此，必须先将控制单元160的并行输出信号Out_P转换为串行输出信号Out_S并提高数据速度后，传递至输出入端156；同时，控制单元160也必须先将并行致能信号En_P转换为串行致能信号En_S并提高数据速度后，传递至输出入端156。

N至1输出信号并串转换器120与N至1致能信号并串转换器130为结构完全相同的电路。N至1输出信号并串转换器120接收时钟脉冲信号CLK与N位元的并行输出信号Out_P，并于一时钟脉冲周期中输出N位元串行输出信号Out_S。同理，N至1致能信号并串转换器130接收时钟脉冲信号CLK与N位元的并行致能信号En_P，并于一时钟脉冲周期中输出N位元串行致能信号En_S，N可为4、8或者其他数目。

输出入端150的输出驱动单元154具有一输入端与一致能端EN以接收串行输出信号Out_S与串行致能信号En_S，并根据串行致能信号En_S的状态将串行输出信号Out_S传送至输出入垫156。输入驱动单元152输入端连接输出入垫156以将串行输出信号Out_S再传递至存储器控制器100内部。

当串行致能信号En_S为高电位时，输出入垫156会呈现第三态(tri-state)；当串行致能信号En_S为低电位时，输出入垫156可输出串行输出信号Out_S。串行输出信号Out_S可为存储器控制器100的数据信号、指令信号或者地址信号。

输出入端150为双向的输出入端，可产生输出信号或者接收输入信号。当图1中的输出入端150缺少输入驱动器152时，则成为单向的输出入端，亦即仅能产生输出信号。

已知技术中，当IC电路制作完成后，必须利用测试机台对IC电路进行测试。一般来说，IC电路制造商会提供测试图腾(test pattern)至测试机台，测试机台将测试图腾输入IC电路，并由IC电路输出入端的输出信号来得知IC电路的制造是否有瑕疵。当IC电路可以通过测试时，IC电路即可出货至下游厂商；反之，IC电路无法通过测试时，IC电路无法出货。

为了要能够测试输出入端速度为GHz等级的IC电路，例如存储器控制器，测试机台的速度也要提升至GHz等级。然而，现今普遍的测试机台其操作速度约在100MHz。这样的速度无法针对IC电路的高速效能进行完整的测试。

发明内容

本发明的目的是提出一种运用于高速输出入端上的内建自测试电路，利用内建自测试电路将测试结果利用慢速稳定的逻辑信号产生于输出入端，使得测试机台可读取逻辑信号，并得知测试结果。

本发明提出一种存储器控制器内的内建自测试电路，存储器控制器包括核心电路与输出入端，核心电路输出重置信号、串行输出信号与串行致能信号，输出入端包括输出驱动单元。内建自测试电路包括：一检测单元，具有一第一输入端接收串行输出信号，一第二输入端接收串行致能信号，与一输出端产生一检测信号；一旗标单元，接收检测信号，并产生一旗标信号；以及一选择单元，接收串行输出信号、串行致能信号、与旗标信号。当重置信号于第一电位时，选择单元将串行输出信号与串行致能信号传递至输出驱动单元的输入端与致能端；当重置信号于第二电位时，串行输出信号与串行致能信号之间具有预定关系，且于预定关系不成立时，检测单元设定旗标单元中的旗标信号，使得选择单元将旗标信号号传递至输出驱动单元的输入端与该致能端。