[发明专利]运用于高速输出入端上的内建自测试电路

权利要求书

1.一种存储器控制器内的内建自测试电路，该存储器控制器包括一核心电路与一输出入端，该核心电路输出一重置信号、一串行输出信号与一串行致能信号，该输出入端包括一输出驱动单元，该内建自测试电路包括：

一检测单元，具有一第一输入端接收该串行输出信号，一第二输入端接收该串行致能信号，以及一输出端产生一检测信号；

一旗标单元，接收该检测信号以产生一旗标信号；以及

一选择单元，接收该串行输出信号、该串行致能信号以及该旗标信号；

其中，当该重置信号于一第一电位时，该选择单元将该串行输出信号与该串行致能信号传递至该输出驱动单元的一输入端与一致能端；当该重置信号于一第二电位时，该串行输出信号与该串行致能信号之间具有一预定关系，且该选择单元将该旗标信号传递至该输出驱动单元的该输入端。

2.如权利要求1所述的存储器控制器内的内建自测试电路，其特征在于，当该预定关系不成立时，该检测单元设定该旗标单元中的该旗标信号。

3.如权利要求1所述的存储器控制器内的内建自测试电路，其特征在于，该选择单元包括：

一第一多工器，具有一0输入端接收该串行输出信号，具有一1输入端接收该旗标信号，具有一选择端接收反相的该重置信号；

一第二多工器，具有一0输入端接收该串行致能信号，具有一1输入端接收一控制信号，具有一选择端接收反相的该重置信号；

其中，该重置信号的该第一电位为一高电位，该重置信号的该第二电位为一低电位，该控制信号可致能该输出驱动单元。

4.如权利要求1所述的存储器控制器内的内建自测试电路，其特征在于，该重置信号的该第一电位为一高电位，该重置信号的该第二电位为一低电位，且该串行输出信号与该串行致能信号之间具有的该预定关系是为一互补关系。

5.如权利要求4所述的存储器控制器内的内建自测试电路，其特征在于，该检测单元包括：

一第一或门或非门，具有一第一输入端接收该串行输出信号，具有一第二输入端接收该重置信号；

一第二或门或非门，具有一第一输入端接收该串行致能信号，具有一第二输入端接收该重置信号；

一或门异或门，具有二输入端分别连接至该第一或门或非门与该第二或门或非门的输出端；

一延迟单元，接收该重置信号并产生延迟的该重置信号；以及

一或门，具有一第一输入端接收延迟的该重置信号，具有一第二端连接至该或门异或门的输出端，且具有一输出端产生该检测信号。

6.如权利要求5所述的存储器控制器内的内建自测试电路，其物质征在于，该旗标单元包括：

一第一与非门，具有一接收该检测信号的第一输入端、一第二输入端及一输出端；以及

一第二与非门，具有一第一输入端接收反相的该重置信号，具有一第二输入端连接至该第一与非门的该输出端并产生该旗标信号，具有一输出端连接至该第一与非门的该第二输入端。

7.如权利要求1所述的存储器控制器内的内建自测试电路，其特征在于，该核心电路包括：

一控制单元，输出一并行输出信号与一并行致能信号；

一输出信号并串转换器，接收该并行输出信号并输出该串行输出信号；以及

一致能信号并串转换器，接收该并行致能信号并输出该串行致能信号。

8.如权利要求1所述的存储器控制器内的内建自测试电路，其特征在于，该输出入端包括：

一输出入垫，连接至该输出驱动单元的一输出端；以及

一输入驱动单元，具有一输入端连接至该输出入垫。