[发明专利]半导体装置

说明书

技术领域

本发明涉及能够改善绝缘耐受性的半导体装置。

背景技术

存在利用层间绝缘膜覆盖下布线并且在其上设置有上布线的半导体装置。在该半导体装置的表面，进行引线键合的焊盘以外的区域被半绝缘性的保护膜覆盖（例如，参照专利文献1）。

专利文献1：日本特开平7-326744号公报。

在对上布线进行刻蚀的区域，层间绝缘膜的一部分也被刻蚀而变薄。此外，层间绝缘膜在下布线的台阶差部分变薄。存在如下问题：在这样的层间绝缘膜较薄的区域，在产生电位差的下布线和上布线之间，经由半绝缘性的保护膜流过漏电流，产生ESD（Electrostatic Discharge：静电放电）破坏。

发明内容

本发明是为了解决上述课题而提出的，其目的在于得到一种能够改善绝缘耐受性的半导体装置。

本发明提供一种半导体装置，其特征在于，具有：基板；设置在所述基板上的下布线；覆盖所述下布线的层间绝缘膜；设置在所述层间绝缘膜上并且彼此分离的第一以及第二上布线；以及覆盖所述第一以及第二上布线的半绝缘性的保护膜，在所述下布线的正上方，在所述第一上布线与所述第二上布线之间的区域，不设置所述保护膜。

根据本发明，能够改善绝缘耐受性。

附图说明

图1是示出本发明的实施方式1的半导体装置的俯视图。

图2是将图1的由虚线包围的部分放大了的俯视图。

图3是将图2的一部分放大了的俯视图。

图4是沿图3的A-A’的剖视图。

图5是示出比较例的半导体装置的剖视图。

图6是示出本发明的实施方式1的半导体装置的变形例的俯视图。

图7是沿图6的B-B’的剖视图。

图8是示出本发明的实施方式2的半导体装置的俯视图。

图9是沿图8的C-C’的剖视图。

图10是示出本发明的实施方式2的半导体装置的变形例的俯视图。

图11是示出本发明的实施方式3的半导体装置的俯视图。

图12是示出本发明的实施方式3的半导体装置的变形例1的俯视图。

图13是示出本发明的实施方式3的半导体装置的变形例2的俯视图。

图14是示出本发明的实施方式3的半导体装置的变形例3的俯视图。

具体实施方式

参照附图，对本发明的实施方式的半导体装置进行说明。对相同或者对应的结构要素标注相同的附图标记，省略重复说明。

实施方式1

图1是示出本发明的实施方式1的半导体装置的俯视图。在芯片上设置有进行引线键合的栅极焊盘1、发射极焊盘2、与电流温度传感器（未图示）连接的传感器焊盘3。这些焊盘以外的区域被保护膜4覆盖。

为了使耐压稳定化并且防止极化，保护膜4具有膜厚为2000?～10000 ?的半绝缘性的SInSiN膜（折射率2.2～2.7）和在其上设置的膜厚为2000?～10000 ?的绝缘膜（折射率1.8～2.2）。并且，也可以使用半绝缘性多晶硅（SIPOS：Semi-Insulating Poly-crystalline Silicon）等代替SInSiN膜。

图2是将图1的由虚线包围的部分放大了的俯视图。彼此分离的铝布线5a、5b经由接触电极6分别连接到栅极电阻7的两端。从保护膜4的开口露出的铝布线5a的一部分成为栅极焊盘1。铝布线5b与栅极布线8连接。栅极布线8与在发射极焊盘2的下方设置的沟槽栅极9连接。

图3是将图2的一部分放大了的俯视图。图4是沿图3的A-A’的剖视图。在Si基板10上设置有为2000?～10000?的栅极氧化膜11，在其上设置有由膜厚为500?～5000?的掺杂多晶硅构成的栅极电阻7。由膜厚为2000?～10000?的氧化膜构成的层间绝缘膜12覆盖栅极电阻7。在栅极电阻7的两端，层间绝缘膜12被刻蚀，埋入钨等的接触电极6。层间绝缘膜12利用CVD（Chemical Vapor Deposition）进行堆积，在栅极电阻7的台阶差部分变薄。

在层间绝缘膜12上设置有彼此分离的膜厚为1μm～10μm的铝布线5a、5b。铝布线5a、5b是通过在利用蒸镀或者溅射形成了铝膜之后进行刻蚀而形成的。半绝缘性的保护膜4覆盖铝布线5a、5b。但是，在栅极电阻7的正上方，在铝布线5a和铝布线5b之间的区域不设置半绝缘性的保护膜4。