[发明专利]半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件及其制法，特别是关于一种提升可靠度的半导体封装件及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，在功能上则逐渐迈入高性能、高功能、高速度化的研发方向。其中，发光二极管(Light Emitting Diode，LED)因具有寿命长、体积小、高耐震性及耗电量低等优点，所以广泛地应用于照明需求的电子产品中。

传统倒装芯片式发光二极管芯片是利用共晶键合(eutectic bond)或直接接合(direct bonding)的方式设在承载板上，此为固晶工艺。一般固晶工艺以金锡共晶方式，使用金锡合金(Au-Sn alloy)作为芯片底部焊料，将芯片接置于镀金或镀银的基板上后，加热至共晶温度，使基板表面的金或银与金锡合金相互扩散而改变合金成份，使共晶结构固化而完成发光二极管芯片固晶至基板的工艺。以此种方式结合的发光二极管芯片与基板于两者间共晶结构的厚度较薄，约为3至5um，如图1所示。

如图1所示，其为现有半导体封装件1的剖面示意图，显示一发光二极管芯片13设于一基板10上。该基板10具有基层101、形成于基层101表面的绝缘层102、及形成于绝缘层102表面的金属层103，该金属层103具有线路(图未示)、反射部103c、第一与第二电性接触垫103a，103b，且该反射部103c上具有第一表面处理层11a，且该线路、第一与第二电性接触垫103a，103b上具有第二表面处理层11b，并于第一表面处理层11a上形成第一反射层12a。形成该第一表面处理层11a的材质为镍，且形成该第二表面处理层11b的材质为下层为镍而上层为金或银，而形成该第一反射层12a的材质可为银或白漆。

该发光二极管芯片13具有第一与第二电极垫131，132，该第一电极垫131上形成有如银或铝的第二反射层12b，且该第二反射层12b与第二电极垫132上具有结合材130。其中，该结合材130的材质为金锡。

因此，现有半导体封装件1借由该结合材130结合该第二表面处理层11b，使该发光二极管芯片13共晶结合于该基板10上，且令该第一与第二电极垫131，132分别对应位于该第一与第二电性接触垫103a，103b上，所以借由金锡共晶方式将发光二极管芯片13固晶于基板10上，可具较佳的导热效果。

然而，现有半导体封装件1中，因共晶结构T(即该结合材130与第二表面处理层11b间的结合处周围结构)的厚度过薄(厚度约为3至5um)，而该发光二极管芯片13与基板10的热膨胀系数(Coefficient of thermal expansion，CTE)不相配所造成的应力过大，使得该半导体封装件1在经过可靠度试验后，易于该发光二极管芯片13与基板10的结合处产生剥离。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的缺失，本发明提供一种能避免发光二极管芯片与基板发生剥离的半导体封装件及其制法，以具有较佳的可靠度。

本发明由此提供一种半导体封装件，其包括：基板，其具有第一与第二电性接触垫；焊锡材料，其形成于该第一与第二电性接触垫上；以及发光二极管芯片，其具有第一与第二电极垫，该第一与第二电极垫分别对应结合于该第一与第二电性接触垫上的焊锡材料上，使该发光二极管芯片结合于该基板上，且该焊锡材料的厚度为5至40μm。

本发明还提供一种半导体封装件的制法，其包括：提供一具有第一与第二电性接触垫的基板；形成焊锡材料于该第一与第二电性接触垫上；以及将一具有第一与第二电极垫的发光二极管芯片结合于该基板上，其结合方式是将该第一与第二电极垫分别对应结合于该第一与第二电性接触垫上的焊锡材料上，且该焊锡材料的厚度为5至40μm。

前述的半导体封装件及其制法中，该基板还具有反射部与线路。该基板可包含基层、设于该基层上的绝缘层与设于该绝缘层上的金属层，且该金属层包含该反射部、线路、第一与第二电性接触垫。

前述的半导体封装件及其制法中，该反射部上方可具有反射层，且该反射部与反射层之间可具有表面处理层。又该第一及第二电性接触垫与该焊锡材料之间也可具有表面处理层。

前述的半导体封装件及其制法中，该第一与第二电性接触垫上的焊锡材料之间的距离至少为75μm，且该焊锡材料24的厚度较佳为5至20μm。

前述的半导体封装件及其制法中，该第一电极垫上可具有反射层。