[发明专利]超结半导体器件

说明书

技术领域

本发明涉及超结结构半导体器件，它呈现出高击穿电压和高电流容量，并且可被应用于绝缘栅场效应晶体管(在下文中称为“MOSFET”)、绝缘栅双极晶体管(在下文中称为“IGBT”)和双极晶体管。

背景技术

含有漂移层的垂直功率半导体器件是本领域技术人员公知的，漂移层包括交替排列且两者与半导体器件的主表面(下文简称为“主表面”)平行地彼此邻接的重掺杂n-型区域和重掺杂p-型区域。重掺杂的n-型区域和重掺杂的p-型区域的形状被形成为在与主表面垂直的方向上长且在与主表面平行的方向上窄。下文中，含有包括如上所述的交替导电类型层的漂移层的半导体器件将被称为“超结半导体器件”。在超结半导体器件中，pn结平行于彼此且垂直于主表面延伸。在器件的截止状态中，耗尽层从pn结扩展到其两侧上的与主表面平行的n-和p-型区域，从而快速地耗尽整个漂移层。因此，超结半导体器件便于同时获得高击穿电压和低导通状态电阻。

如果因功率半导体器件中的短路和类似原因造成过电流，功率半导体器件可能被击穿。为了防止功率半导体器件被击穿，广泛地采用了一种方法，其提供带有用于检测过电流信号的电流检测部分的功率半导体器件并基于该过电流信号来控制功率半导体器件栅极，从而进一步控制流经功率半导体器件的电流。在用于防止功率半导体器件被击穿的上述一般方法中，电流检测电阻器与和主器件并联连接的独立辅助器件相串联，并检测由穿过该电流检测电阻器的过电流所引起的电势差。

下面的专利文献1公开了将上述电流检测方法应用于超结半导体器件。如专利文献1中所公开地，在其中形成有主器件区域7的芯片中形成用作电流检测部分的电流检测单元区域(感测器件区域8)，如图3中所示，来将感测器件区域8和主器件区域7集成为整体并进一步简化部件且减小了部件尺寸。在图3中，示出分隔区域9、主器件区域7中的n-型区域1、主器件区域7中的p-型区域2、分隔区域9中的n-型区域3、分隔区域9中的p-型区域4、感测器件区域8中的n-型区域5、以及感测器件区域8中的p-型区域6。

下面的专利文献2公开了便于高度准确地检测流经主单元的电流的半导体装置。专利文献2中公开的半导体装置被形成为形成在半导体衬底上的多个绝缘栅晶体管单元的组件。主单元和感测单元的各个栅极端子被共接。主单元和感测单元的各个源极端子被共接。感测单元的漏极经由电流感测电阻器被共接至主单元的漏极。

[描述现有技术的文献]

[专利文献]

[专利文献1]日本未审查专利申请公开No.2006-351985

[专利文献2]日本未审查专利申请公开No.2009-152506

如果如专利文献1中所述的以及如图3中所示的，构成漂移层的交替导电型层100被连续地形成为主和感测器件区域共同具有平面条状图案，则将降低电流检测准确性，因为主和感测器件区域经由p-型区域2内阻电连接，且因为主和感测器件区域之间的漏电流是不可避免的。因此，有必要使主器件区域7和感测器件区域8彼此之间电隔离。如果p-型区域2在主器件区域7和感测器件区域8之间被截止，则交替导电型层100将在主器件区域7和感测器件区域8之间不连续，从而降低击穿电压。

鉴于以上的内容，期望消除如上所述的问题。还期望的是提供一种超结半导体器件，该超结半导体器件即使当主器件区域和用于电流检测的感测器件区域彼此之间电隔离时也便于防止击穿电压降低。

发明内容

根据所附权利要求1的主题，提供了一种超结半导体器件，包括：

第一导电类型的半导体衬底；

半导体衬底上的漂移层，该漂移层包括含有第一导电类型的第一半导体区域和第二导电类型的第二半导体区域的第一交替导电类型层，两个区域均在与半导体衬底的第一主表面垂直的方向上长且在宽度方向上短，第一半导体区域和第二半导体区域与半导体衬底的第一主表面平行地交替排列，第一半导体区域和第二半导体区域与半导体衬底的第一主表面平行地彼此相邻；

半导体衬底的第一主表面上的主器件区域，该主器件区域包括含有主栅电极和主源电极的主器件单元；

半导体衬底的第一主表面上的感测器件区域，该感测器件区域包括含有感测栅电极和感测源电极的感测器件单元；

半导体衬底的第二主表面上的共用漏电极；

半导体衬底的第一主表面上的分隔区域，分隔区域在主器件区域和感测器件区域之间；以及

分隔区域包括第一导电类型的第三半导体区域和第二导电类型的第四半导体区域，第四半导体区域以电浮动状态平行地排列在第三半导体区域中，且与第一交替导电类型层垂直。