[发明专利]具有稳压电路的半导体集成电路

权利要求书

1.一种半导体集成电路，包括：

第一电压供应单元；

第二电压供应单元，所述第二电压供应单元被配置为供应电平与所述第一电压供应单元的电平不同的电压；以及

稳压单元，所述稳压单元连接在所述第一电压供应单元与所述第二电压供应单元之间，且包括至少一个放电通道，所述至少一个放电通道包括钳位部和放电部，所述钳位部被配置为暂时降低从所述第一电压供应单元或所述第二电压供应单元引入的电压的电平，所述放电部被配置为将经过所述钳位部的电压放电至所述第二电压供应单元或所述第一电压供应单元。

2.如权利要求1所述的半导体集成电路，其中，所述第一电压供应单元为电源电压供应单元，所述第二电压供应单元为接地电压供应单元。

3.如权利要求2所述的半导体集成电路，其中，所述稳压单元包括：

第一放电通道，所述第一放电通道被配置为将从所述电源电压供应单元引入的静电放电至所述接地电压供应单元；以及

第二放电通道，所述第二放电通道被配置为将从所述接地电压供应单元引入的静电放电至所述电源电压供应单元。

4.如权利要求3所述的半导体集成电路，其中，所述第一放电通道包括：

第一钳位部，所述第一钳位部与所述电源电压供应单元连接；以及

第一放电部，所述第一放电部连接在所述第一钳位部与所述接地电压供应单元之间。

5.如权利要求4所述的半导体集成电路，其中，所述第二放电通道包括：

第二放电部，所述第二放电部与所述电源电压供应单元连接；以及

第二钳位部，所述第二钳位部连接在所述第二放电部与所述接地电压供应单元之间。

6.如权利要求1所述的半导体集成电路，

其中，所述钳位部包括正向二极管；并且

其中，所述正向二极管基于MOS晶体管结构形成。

7.如权利要求6所述的半导体集成电路，其中，构成所述钳位部的多个正向二极管串联连接。

8.如权利要求6所述的半导体集成电路，其中，所述钳位部还包括电阻器，所述电阻器与所述正向二极管并联连接。

9.如权利要求1所述的半导体集成电路，其中，所述第一电压供应单元为焊盘，所述第二电压供应单元为接地电压供应单元。

10.如权利要求9所述的半导体集成电路，其中，所述稳压单元包括第一放电通道和第二放电通道，所述第一放电通道和所述第二放电通道被配置为将来自所述焊盘的静电放电至所述接地电压供应单元。

11.如权利要求10所述的半导体集成电路，

其中，所述第一放电通道包括第一钳位部和第一放电部，所述第一钳位部与所述焊盘连接，所述第一放电部连接在所述第一钳位部与所述接地电压供应单元之间；并且

其中，所述第二放电通道包括第二钳位部和第二放电部，所述第二钳位部与所述焊盘连接，所述第二放电部连接在所述第二钳位部与所述接地电压供应单元之间。

12.如权利要求11所述的半导体集成电路，其中，所述第一钳位部和所述第二钳位部包括连接成正向二极管型的MOS晶体管。

13.如权利要求12所述的半导体集成电路，其中，构成所述第一钳位部的MOS晶体管比构成所述第二钳位部的MOS晶体管具有更大的泄漏电流。

14.如权利要求12所述的半导体集成电路，其中，构成所述第一钳位部的MOS晶体管的宽度大于构成所述第二钳位部的MOS晶体管的宽度。

15.如权利要求12所述的半导体集成电路，其中，构成所述第一钳位部的MOS晶体管的沟道长度比构成所述第二钳位部的MOS晶体管的沟道长度短。

16.一种半导体集成电路，包括：

第一放电通道，所述第一放电通道连接在电源电压供应单元与焊盘之间，且包括第一钳位部和第一放电部，所述第一钳位部与所述焊盘连接，所述第一放电部连接在所述第一钳位部与所述电源电压供应单元之间；以及

第二放电通道，所述第二放电通道连接在所述焊盘与接地电压供应单元之间，且包括第二钳位部和第二放电部，所述第二钳位部与所述焊盘连接，所述第二放电部连接在所述第二钳位部与所述接地电压供应单元之间。