[发明专利]一种芯片测试模式的进入方法及相关装置

说明书

技术领域

本发明提供一种集成电路芯片测试模式的进入方法与相关装置，特别指一种能在集成电路芯片的成品测试和中测中进入芯片内部测试ROM的方法与相关装置。

背景技术

随着半导体信息产业的发展，多种不同功能的电子电路都已能集成于同一芯片中，使得单一集成电路芯片就可具有繁复的功能。

为了确保集成电路芯片的正常工作，对制造出的芯片进行成品测试和中测测试是必要的。

特别是对于OTP型的MCU而言，封装完成以后的MCU的ROM是OTP(One Time Programming)的，而OTP只能烧录一次。芯片的成品测试和中测测试都需要在ROM中写入测试程式，为了不影响用户码的ROM区域，因此在芯片内部增加了专用测试ROM区域，测试专用ROM区域中存放测试芯片的相关测试程式。那么防止客户错误进入测试ROM区域就成了必需要解决的技术问题。

发明内容

因此，本发明的目的就是提出一种防止客户错误进入测试ROM区域的芯片测试模式进入方法，让芯片厂商能方便地进入测试模式，并能够有效防止客户的错误进入。

为达到本发明的目的，本发明为在集成电路芯片中内建芯片进入测试模式的相关电路，芯片测试时特定的时序经由芯片内建的进入测试模式的电路，芯片才能成功进入测试模式，在芯片复位完成后使能测试ROM，以便芯片执行测试ROM中的值。进入测试模式的时序主要由VDD，MODEL_SEL，SCK，SDA四个输入构成。

一般芯片上电后，要经过复位时间后芯片才能进入正常工作，正常模式芯片复位结束后，芯片将会执行普通ROM中的程序，即用户CODE。进入测试模式的特定时序必须在复位时间的前输入，这样复位时间结束后，芯片才能正确的执行测试ROM中的程序，完成测试。

在本发明的较佳实施例中，一般MODEL_SEL和芯片的RESET管脚共用，SDA和芯片外部的晶振的OSC1脚共用，SCK和芯片外部的晶振的OSC2脚共用，这样就不需要再额外地增加芯片的管脚，进入测试模式的输入管脚可以跟芯片的外部管脚共用。例如将本发明的技术应用于OTP型的MCU中即可实现不需要再额外地增加芯片的管脚。

附图说明

图1为本发明实施于一芯片中的功能示意图。

图2为芯片进入测试模式的时序图。SDA0和SDA1为SDA输入的两种情况。

图3为芯片中内建芯片进入测试模式的电路原理图。

主要元件符号说明

10正向输出的施密特触发器    11反向输出的施密特触发器

12正向输出的施密特触发器    20两输入与非门

21两输入与非门              22两输入与门

23四输入与非门              24四输入与非门

25两输入与门                30两输入或非门

31两输入或非门              32两输入或非门

40非门

50带RESET上升沿触发的D触发器

51带RESET上升沿触发的D触发器

52带RESET上升沿触发的D触发器

53带RESET上升沿触发的D触发器

54带RESET上升沿触发的D触发器

55带RESET上升沿触发的D触发器

SCK          芯片管脚，I2C通信协议中的时钟信号

SDA          芯片管脚，I2C通信协议中的数据信号

VDD          芯片管脚，电源

POR_         芯片管脚，复位信号

MODEL_SEL    芯片管脚，测试模式选择信号

具体实施方式

请参考图1，图1即为本发明实施于一芯片中的功能示意图，表示了集成芯片运行在普通ROM和输入特定的时序进入测试专用ROM两种工作状态。