[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明是有关于一种半导体结构及其制造方法，且特别是有关于一种用于存储装置的半导体结构及其制造方法。

背景技术

近年来半导体元件的结构不断地改变，且元件的存储器储存容量也不断增加。存储装置被使用于许多产品之中，例如MP3播放器、数码相机、计算机档案等等的储存元件中。随着应用的增加，对于存储装置的需求也趋向较小的尺寸、较大的存储容量。因应这种需求，需要制造高元件密度的存储装置。

因此，设计者们无不致力于开发一种三维闪存(3D flash memory)结构，不但具有许多叠层平面而达到更高的记忆储存容量，具备良好的特性，同时降低每一比特的成本。

发明内容

本发明是有关于一种半导体结构及其制造方法，可应用于存储装置。此半导体结构应用于三维存储器阵列中，可减少因掺杂过程中的高能量对元件可能造成的损害，同时也缩减存储器阵列的整体空间与制作成本。

根据本发明的一方面，是提出一种半导体结构，至少包括一衬底、一第一叠层结构、以及一第一导电层。第一叠层结构形成于衬底上，第一叠层结构包括一导电结构和一绝缘结构，导电结构是设置邻接于绝缘结构。第一导电层形成于衬底上并围绕第一叠层结构的两侧壁和部份顶部，以暴露出第一叠层结构的一部分。

根据本发明的另一方面，是提出一种半导体结构的制造方法，至少包括：形成一第一叠层结构于一衬底上，其中包括：形成一绝缘结构于衬底上及设置一导电结构邻接于绝缘结构；形成一导电材料层于衬底上；以及刻蚀导电材料层以形成一第一导电层并暴露出第一叠层结构的一部分，其中第一导电层围绕第一叠层结构的两侧壁和部份顶部。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示依照本发明的第一实施例的半导体结构的示意图。

图2绘示依照本发明的第二实施例的半导体结构的示意图。

图3绘示依照本发明的第三实施例的半导体结构的示意图。

图4绘示依照本发明的第四实施例的半导体结构的示意图。

图5绘示依照本发明的第五实施例的半导体结构的示意图。

图6绘示一种三维垂直与非门闪存阵列的示意图。

图7A至图7C绘示依照本发明的一实施例的一种半导体结构的制造方法示意图。

图8A至图8H绘示依照本发明的另一实施例的一种半导体结构的制造方法示意图。

【主要元件符号说明】

100、200、300、400、500：半导体结构

110：衬底

110c：间距

120、220：第一叠层结构

120a、320a：侧壁

120b、320b：部份顶部

120c、320c：部分

120c’、121a、130a、320c’、330a：上表面

121、221：导电结构

123、223：绝缘结构

125：存储材料层

130：第一导电层

131：第一主体部

133：第一覆盖部

221a：第一条状导电块

223a：第一条状绝缘块

320：第二叠层结构

321a：第二条状导电块

323a：第二条状绝缘块

330：第二导电层

331：第二主体部

333：第二覆盖部

440：导电元件

502～505、512～515：条状导电块

502B～505B、512A～515A：阶梯结构

509、519：串选择线栅极结构

525-1～525-N：字线

526、527：栅极选择线

528：源极线

630：导电材料层

640：绝缘层

640a：表面

640b：邻接面

650：阻绝层

D：高度差

ML1、ML2：串选择线

ML3：位线

WL-1～WL-N：字符结构

W1、W2、W3、W4、W5、W6、W7：宽度

具体实施方式