[发明专利]半导体结构及其制造方法

权利要求书

1.一种半导体结构，包括：

一衬底；

一第一叠层结构，形成于该衬底上，其中该第一叠层结构包括一导电结构和一绝缘结构，该导电结构是设置邻接于该绝缘结构；以及

一第一导电层，形成于该衬底上并围绕该第一叠层结构的两侧壁和部份顶部，以暴露出该第一叠层结构的一部分。

2.根据权利要求1所述的半导体结构，其中该第一导电层包括一第一主体部和设置于该第一主体部上方的一第一覆盖部，该第一主体部是对应覆盖该第一叠层结构的两侧壁的下方，该第一覆盖部是与该第一主体部连接并对应覆盖该两侧壁的上方与该第一叠层结构的该部份顶部，且该第一覆盖部的宽度是小于对应的各该侧壁的宽度，以暴露出该第一叠层结构的该部分。

3.根据权利要求2所述的半导体结构，其中该第一主体部的宽度是与各该侧壁的宽度相等。

4.根据权利要求2所述的半导体结构，其中该第一覆盖部的宽度是小于该第一主体部的宽度。

5.根据权利要求1所述的半导体结构，其中该导电结构包括多个第一条状导电块，该绝缘结构包括多个第一条状绝缘块，该多个第一条状导电块与该多个第一条状绝缘块是交错叠层，且各该多个第一条状导电块是通过该多个第一条状绝缘块分开。

6.根据权利要求1所述的半导体结构，更包括：

一第二叠层结构，形成于该衬底上并邻近该第一叠层结构设置，其中该第二叠层结构包括多个第二条状导电块与多个第二条状绝缘块，该多个第二条状导电块与该多个第二条状绝缘块是交错叠层，且各该多个第二条状导电块是通过该多个第二条状绝缘块分开；以及

一第二导电层，形成于该衬底上并围绕该第二叠层结构的两侧壁和部份顶部，以暴露出该第二叠层结构的一部分。

7.根据权利要求1所述的半导体结构，更包括：

一导电元件，设置于该第一叠层结构上并与该导电结构电性连接。

8.根据权利要求6所述的半导体结构，更包括多个字符结构，形成于该衬底上，其中各该多个字符结构包括多个条状导电块，各该多个条状导电块连接至对应的各该多个第二条状导电块，使该多个字符结构是并联地邻接该第一叠层结构和该第二叠层结构设置。

9.根据权利要求8所述的半导体结构，更包括一绝缘层形成于各该多个字符结构间的间距中，该半导体结构为一三维垂直与非门闪存阵列的栅极选择线及字线的组合。

10.根据权利要求1所述的半导体结构，其中该第一叠层结构包括一存储材料层，该存储材料层是形成于该衬底上并覆盖该导电结构和该绝缘结构的外围。

11.一种半导体结构的制造方法，包括：

形成一第一叠层结构于一衬底上，其中包括：

形成一绝缘结构于该衬底上；及

设置一导电结构邻接于该绝缘结构；

形成一导电材料层于该衬底上；以及

刻蚀该导电材料层以形成一第一导电层并暴露出该第一叠层结构的一部分，其中该第一导电层围绕该第一叠层结构的两侧壁和部份顶部。

12.根据权利要求11所述的半导体结构的制造方法，

其中形成该绝缘结构于该衬底上的步骤包括：形成一绝缘层于该衬底上；及

其中设置该导电结构邻接于该绝缘结构的步骤包括：形成一导电层于该绝缘层上。

13.根据权利要求11所述的半导体结构的制造方法，

其中形成该绝缘结构于该衬底上的步骤包括：形成多个第一条状绝缘块于该衬底上；及

其中设置该导电结构邻接于该绝缘结构的步骤包括：形成多个第一条状导电块，该多个第一条状导电块与该多个第一条状绝缘块是交错叠层，且各该多个第一条状导电块是通过该多个第一条状绝缘块分开。