[发明专利]曝光电子束正性抗蚀剂的方法

说明书

技术领域

本发明涉及一种曝光方法，特别是涉及一种曝光电子束正性抗蚀剂的方法以及借此制备纳米图形的方法。

背景技术

随着集成电路的产业的发展，集成电路的器件尺寸缩小至纳米尺度。为了制备纳米尺度结构及器件需要采用高分辨率的抗蚀剂以制备出纳米级的掩膜图形。在电子束直写工艺中采用电子束抗蚀剂制备纳米级掩膜图形是制备纳米尺度结构及器件的重要手段。电子束曝光就是利用高能电子与抗蚀剂分子之间发生碰撞，抗蚀剂分子发生裂解等物理反应，导致抗蚀剂性质发生变化，使得抗蚀剂可以(正胶)或不能(负胶)被显影液所溶解，从而获得所需的纳米级掩膜图形。

电子束正性抗蚀剂ZEP520A是一种常被用来制备纳米尺度凹槽图形的电子束抗蚀剂，是一种分辨率很高的非化学放大正性电子抗蚀剂，由α-甲基苯乙烯的共聚物组成。与常用的聚甲基丙烯酸甲酯(PMMA)相比，ZEP520A的灵敏度更高，1keV下的灵敏度约为1uc/cm²，其曝光速度比PMMA快3倍左右，且性能良好。但是该抗蚀剂存在的一个重要的问题是显影后抗蚀剂图形易产生裂纹，如图1所示，其中附图标记11表示ZEP520A抗蚀剂，12表示ZEP520A凹槽图形，13表示ZEP520A的裂纹。这些裂纹导致凹槽图形在后续刻蚀工艺中变形使得器件结构失效，因此严重影响制备的纳米尺度图形的完整性和器件的可靠性，对电子束正性抗蚀剂ZEP520A的应用造成了一定的影响。

发明内容

本发明目的在于提供一种简单实用，方便可靠的避免电子束正性抗蚀剂ZEP520A产生裂纹的制备方法。

为了实现上述目的，本发明提供了一种曝光电子束正性抗蚀剂的方法，包括：清洁衬底表面；脱水烘培；旋涂电子束正性抗蚀剂；前烘工艺，消除电子束正性抗蚀剂的应力；电子束曝光；显影得到纳米级掩膜图形。

其中，所述脱水烘培的步骤中，烘培温度为180～800℃，时间为30～120min。

其特征在于，旋涂电子束正性抗蚀剂之前不使用增粘剂处理衬底表面。

其中，所述前烘工艺的步骤进一步包括：以第一速率从室温升温至前烘温度；以前烘维持时间维持前烘温度，烘烤电子束正性抗蚀剂；再以第二速率从前烘温度降温至室温。

其中，所述第一速率为0.1～2℃/min。

其中，前烘温度为160～200℃，前烘维持时间为10～50mi n。

其中，所述第二速率为0.05～1℃/min。

其中，所述显影步骤包括采用乙酸丁脂显影30s。

其中，所述衬底包括体硅、SOI、体锗、GeOI、化合物半导体。

本发明还提供了一种制备纳米图形的方法，包括：采用上述的方法曝光电子束正性抗蚀剂，得到纳米级掩膜图形；曝光后烘培；刻蚀将图形转移至衬底；去除电子束正性抗蚀剂，得到所需纳米尺度结构。

从上述技术方案可以看出，本发明有以下有益效果：

1、本发明提供的这种电子束正性抗蚀剂曝光方法，是一种物理方法，简单可靠，成本低，不需要使用特殊设备，降低了制备纳米结构及器件的成本；

2、本发明提供的这种电子束正性抗蚀剂曝光方法，不需要采用增粘剂(HMDS)对衬底进行处理，避免了其对人体及环境的破坏和污染；

3、本发明提供的这种电子束正性抗蚀剂曝光方法，避免了电子束正性抗蚀剂ZEP520A产生裂纹，提高了纳米尺度结构及器件的可靠性。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1为现有技术中，电子束曝光并显影后产生裂纹的ZEP520A凹槽图形SEM图；

图2为现有技术中，采用刻蚀工艺将凹槽图形转移至衬底后的SEM图，裂纹也一起转移至衬底；

图3为依照本发明实施例的工艺方法流程图；以及

图4为采用新的方法制备的凹槽图形SEM图，所制备的图形未产生裂纹。

附图标记

图1中：11-ZEP520A抗蚀剂；12-ZEP520A凹槽图形；13-ZEP520A裂纹；

图2中：21-介质凹槽图形；22-介质裂纹；23-介质；

图4中：21-介质凹槽图形；22-介质。

具体实施方式