[发明专利]线路图案的表面处理结构无效
| 申请号: | 201210032195.9 | 申请日: | 2012-02-14 |
| 公开(公告)号: | CN103249256A | 公开(公告)日: | 2013-08-14 |
| 发明(设计)人: | 林定皓;吴昱辉 | 申请(专利权)人: | 景硕科技股份有限公司 |
| 主分类号: | H05K3/22 | 分类号: | H05K3/22 |
| 代理公司: | 北京华夏博通专利事务所(普通合伙) 11264 | 代理人: | 刘俊 |
| 地址: | 中国台*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 线路 图案 表面 处理 结构 | ||
技术领域
本发明涉及一种线路图案的表面处理结构,主要是以贵金属钯形成薄层的表面处理结构,而减少传统技术所出现的问题。
背景技术
在印刷电路基板上形成线路图案之后,由于目前常用的焊接线为金线,而线路图案通常的材质为铜或铝,由于材质的不同,都会影响到打线的接着性。参考图1,为现有技术线路图案的表面处理结构的示意图。现有技术线路图案的表面处理结构30主要形成在印刷电路基板100表面的线路图案10上,该线路图案10通常为铜凸块,而线路图案的表面处理结构30包含镍层31及金层33,金层33主要是利用与焊线相同的材质来提升打线的接着性,而镍层31主要是阻绝线路图案中的铜离子扩散至金层33中,而避免打线的接着度受到影响。
然而,随着科技的进步,对于线宽、线厚度的要求越来越严谨,由于传统上的镍层厚度约为5μm,而金层厚度约0.5μm,因此,由于线路的厚度变高,而无法在高度的限制上达到较高的线路密度,另外,随着金价上升,金的厚度越厚,则成本越高,此外,由于镍的材料性质,厚度难以非常均匀,这可能导致运用在细线路时,产生间距不足、短路的现象。
因此,需要一种能够减少成本、提升线路堆叠密度,克服传统技术中面临的各种问题的线路图案的表面处理结构。
发明内容
本发明的主要目的在于提供一种线路图案的表面处理结构,线路图案的表面处理结构形成在印刷电路基板表面的线路图案上,该线路图案通常为铜线路,而线路图案的表面处理结构可以包含由下到上堆叠的第一金属层、第二金属层以及第三金属层,第一金属层的材质为镍或金,第二金属层的材质为钯(Pd),而第三金属层的材质为金,第一金属层、第二金属层以及第三金属层的厚度范围分别在0.01μm至0.1μm、0.03μm至0.15μm、0.03μm至0.15μm;此外,也可以省略第一金属层,使线路图案的表面处理结构仅包含以钯所制成的第二金属层及以金所制成的第三金属层。
本发明主要在应用第二金属层的材质为钯(Pd),有效地隔绝线路图案中铜原子的扩散至外层,使得打线接着效果能够提升,且达到较佳的均匀度,进而降低了整体的厚度,进而减少成本,更能够使电路图案的线路宽度减低、提高整体线路的堆叠密度,而提升了工业应用性。
附图说明
图1是现有技术线路图案的表面处理结构的示意图;
图2是本发明线路图案的表面处理结构第一实施例的示意图;
图3是本发明线路图案的表面处理结构第二实施例的示意图。
具体实施方式
以下配合图式对本发明的实施方式做更详细的说明,以使熟悉本领域的技术人员在研读本说明书后能据以实施。
参考图2,为本发明线路图案的表面处理结构第一实施例的示意图。如图2所示,本发明第一实施例的线路图案的表面处理结构20主要形成在印刷电路基板100表面的线路图案10上,该线路图案10通常为铜线路,而线路图案的表面处理结构20包含由下到上堆叠的第一金属层21、第二金属层23以及第三金属层25,第一金属层21的材质为镍或金,第二金属层23的材质为钯(Pd),而第三金属层25的材质为金,第一金属层21、第二金属层23以及第三金属层25的厚度范围分别在0.01μm至0.1μm、0.03μm至0.15μm、0.03μm至0.15μm,且第一金属层21、第二金属层23以及第三金属层25是以电镀、无电镀、蒸镀或溅镀方式来形成。
参考图3,为本发明线路图案的表面处理结构第二实施例的示意图。本发明第二实施例的线路图案的表面处理结构22与第一实施例相似,差异仅在于第二实施例的线路图案的表面处理结构22仅包含第二金属层23以及第三金属层25,
第二金属层23的材质为钯(Pd),而第三金属层25的材质为金,第二金属层23以及第三金属层25的厚度范围分别是0.03μm至0.15μm以及0.03μm至0.15μm,且第二金属层23以及第三金属层25是以电镀、无电镀、蒸镀或溅镀方式来形成。
本发明的目的主要在于应用第二金属层的材质为钯(Pd),有效地隔绝线路图案中铜原子的扩散至外层,使得打线接着效果能够提升,且达到较佳的均匀度,进而降低了整体的厚度,进而减少成本,更能够使电路图案的线路宽度减低、提高整体线路的堆叠密度,而提升了工业应用性。
以上所述者仅为用以解释本发明的较佳实施例,并非企图据以对本发明做任何形式上的限制,因此,凡有在相同的精神下所作有关本发明的任何修饰或变更,皆仍应包括在本发明意图保护的范畴。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于景硕科技股份有限公司,未经景硕科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210032195.9/2.html,转载请声明来源钻瓜专利网。





