[发明专利]低K介电层和成孔剂

说明书

技术领域

本发明涉及半导体领域，具体而言，本发明涉及介电层和成孔剂。

背景技术

在微型化半导体器件的当前工艺中，为了减少在信号传播中由于电容效应引起的电阻电容(RC)延迟，期望低k介电材料作为导电互连件之间的金属层间和/或层间电介质。鉴于此，电介质的介电层常数越低，邻近导电线的寄生电容就越低，以及集成电路(IC)的RC延迟就越小。

可以通过首先形成前体膜来形成低k介电层。这种前体膜可以具有两种组分，如基体材料和在基体材料内形成的成孔剂材料。一旦在期望低k介电材料存在的区域中形成并固化了前体膜，则可以从前体膜中去除成孔剂，从而形成“孔隙”，该孔隙降低了前体膜的介电常数，并形成低k介电材料。

然而，目前正在使用中的成孔剂，如1-异丙基-4-甲基-1，3-环己二烯(ATRP)或者二环(2.2.1)-庚-2，5-二烯(BCHD)，当将它们用于形成低k介电层时，通常具有较差的流动特性。具体而言，这些成孔剂可能不能有效地进行动量扩散，当运输成孔剂时引起横截面中流量改变，以及在整个低k介电层中引起分布不均匀。另外，这些成孔剂的使用还可能形成与下面各层粘合较差的低k材料，并且，为了结合至前体膜内以及在前体膜内交联可能还需要更高的能量。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种用于制造半导体器件的方法，所述方法包括：在衬底上方形成第一材料；以及在所述第一材料内形成第二材料，其中所述第二材料是成孔剂，所述成孔剂包括单键比例大于约80％的有机环结构。

在上述方法中，其中所述成孔剂包含碳原子小于15个的分子。

在上述方法中，其中所述成孔剂包含碳原子小于15个的分子，其中所述成孔剂的粘度大于1.3厘泊，以及雷诺数小于0.5。

在上述方法中，其中所述成孔剂包含碳原子小于15个的分子，其中所述成孔剂的粘度大于1.3厘泊，以及雷诺数小于0.5，其中所述成孔剂包含环辛烷。

在上述方法中，进一步包括去除至少一部分的成孔剂以形成低k介电层。

在上述方法中，进一步包括去除至少一部分的成孔剂以形成低k介电层，其中所述去除至少一部分的成孔剂进一步包括采用退火工艺加热所述成孔剂。

在上述方法中，进一步包括去除至少一部分的成孔剂以形成低k介电层，进一步包括：在所述低k介电层内形成开口；以及用导电材料填充所述开口。

在上述方法中，进一步包括在形成所述第一材料之前，在所述衬底上方形成缓冲层，所述在衬底上方形成第一材料的步骤是直接在所述缓冲层上形成所述第一材料，其中所述缓冲层和所述第一材料包含相同的化合物。

在上述方法中，进一步包括在形成所述第一材料之前，在所述衬底上方形成缓冲层，所述在衬底上方形成第一材料的步骤是直接在所述缓冲层上形成所述第一材料，其中所述缓冲层和所述第一材料包含相同的化合物，所述方法进一步包括在形成所述缓冲层之前，在所述衬底上方形成介电层，所述形成缓冲层的步骤是直接在所述介电层上形成所述缓冲层。

在上述方法中，其中形成所述第二材料进一步包括在形成所述第二材料的整个过程中在恒定流速下引入所述成孔剂。

在上述方法中，其中形成所述第二材料进一步包括在形成所述第二材料的整个过程中在恒定流速下引入所述成孔剂，其中形成所述第一材料进一步包括在形成所述第一材料的整个过程中在恒定流速下引入所述第一材料。

根据本发明的另一方面，还提供了一种用于制造半导体器件的方法，所述方法包括：通过在衬底上共同沉积基体材料和成孔剂来形成前体层，所述成孔剂包含有机分子，所述有机分子具有碳环结构和小于15个的碳原子，其中每个所述碳原子之间的键仅仅是单键；以及通过从所述前体层去除所述成孔剂由所述前体层形成第一介电层。

在上述方法中，其中所述成孔剂的粘度大于1.3厘泊。

在上述方法中，其中所述成孔剂的雷诺数小于0.5。

在上述方法中，其中所述成孔剂是环辛烷。

上述方法中进一步包括：在共同沉积所述基体材料和所述成孔剂之前，在所述衬底上方形成第二介电层，所述共同沉积基体材料和成孔剂的步骤是共同沉积与所述第二介电层物理接触的所述基体材料和所述成孔剂。