[发明专利]沟槽型MOS晶体管及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种沟槽型MOS晶体管及其制造方法。

背景技术

沟槽型MOS(trench MOS)晶体管作为一种新型垂直结构器件，是在VDMOS(垂直双扩散金属-氧化物半导体场效应晶体管)的基础上发展起来的，两者均属于高元胞密度器件。但该结构与前者相比有许多性能优点：如更低的导通电阻、低栅漏电荷密度，从而有低的导通和开关损耗及快的开关速度。同时由于沟槽型MOS的沟道是垂直的，故可进一步提高其沟道密度，减小芯片尺寸。

图1是传统沟槽型MOS晶体管的横截面图。如图1所示，传统沟槽型MOS晶体管包括半导体衬底100、设置在半导体衬底100上的漏区101、在漏区101上形成的漂移区102、在漂移区上形成的沟道区103和在沟道区103上形成的源区104。

以N型沟槽型MOS晶体管为例，漏区101采用高掺杂的N型衬底。并在其上外延生长有低浓度的N型掺杂剂作为漂移区102。沟道体103可注入有P型掺杂剂。源区104可注入有N型掺杂剂。

该结构可以蚀刻至预定深度以形成沟槽。例如，该结构可蚀刻至一深度，从而暴露出部分漂移区102，从而形成沟槽。随后，在沟槽的内壁上形成栅氧化物膜106。其后，可将多晶硅层填入到沟槽中以形成栅极105。例如，N型掺杂剂可注入到多晶硅层中以形成栅极105。

一般，现有的沟槽型MOS晶体管的击穿电压由漂移区的掺杂浓度和沟槽底部的氧化层厚度共同决定，在采用相同掺杂浓度的漂移区时，在关态时沟槽角落处的电力线最密集，因此在此处电场最强，最易发生过早击穿。

发明内容

本发明所要解决的技术问题是针对现有技术中存在的上述缺陷，提供一种能通过减弱沟槽底部角落处的电场强度来抑制过早击穿，从而提高击穿电压减小泄漏电流，同时散热性能以及导通电阻等方面的器件性能不会受到影响的沟槽型MOS晶体管及其制造方法。

根据本发明的第一方面，提供了一种沟槽型MOS晶体管及其制造方法。根据本发明的沟槽型MOS晶体管包括：半导体衬底；在所述半导体衬底上的漏区，所述漏区包括第一传导型掺杂剂；在所述漏区上的漂移区，所述漂移区包括所述第一传导型掺杂剂；在所述漂移区上的沟道体，所述沟道体包括第二传导型掺杂剂；在所述沟道体上的源区，所述源区包括所述第一传导型掺杂剂；漂移区的沟槽；在所述沟槽内壁上的栅绝缘膜；在所述栅绝缘膜上的多晶硅栅极；其中，在所述漂移区中形成有掩埋氧化区。

优选地，所述掩埋氧化区的位置处于所述沟道区下方。

优选地，所述掩埋氧化区位于两个沟槽型MOS晶体管的多晶硅栅极之间。

根据本发明的第二方面，提供了一种沟槽型MOS晶体管的制造方法，其包括：在硅片中形成衬底及漂移区；在形成漂移区之后在硅片上涂覆光刻胶；使光刻胶形成图案；利用形成图案的光刻胶作为掩埋进行离子注入，以在漂移区中形成掩埋氧化区。

优选地，所述掩埋氧化区的位置处于所述沟道区下方。

优选地，所述掩埋氧化区位于两个沟槽型MOS晶体管的多晶硅栅极之间。

优选地，在利用形成图案的光刻胶作为掩埋进行氧离子注入之后执行退火。

根据本发明，所得到的沟槽型MOS晶体管能同时顾及击穿电压、泄漏电流、散热性能以及导通电阻等方面的器件性能。具体地说，首先，通过降低沟槽氧化物底部的电场提高了器件的击穿电压。其次，由于掩埋氧化区阻挡了漂移区第一掺杂剂N型与其上的第二掺杂剂P型形成的PN结的电流，因此减小了泄漏电流。此外，在导通状态下，电流能够流经垂直栅极氧化物与沟道区界面到达源极，因此不会增大导通电阻。并且，上述沟槽型MOS晶体管基本没有散热问题，这是因为在导通状态下，未被掩埋氧化区占据的漂移区仍能传递电流，从而不会阻挡导通状态下的电流流过；而在断开状态下，掩埋氧化区能够阻挡泄漏电流的流过，从而仅仅减小泄漏电流。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1是传统沟槽型MOS晶体管的横截面图。

图2是根据本发明实施例的沟槽型MOS晶体管的横截面图。

图3是根据本发明实施例的制造沟槽型MOS晶体管的方法的制造过程中的半导体器件的横截面图。

图4是根据本发明实施例的制造沟槽型MOS晶体管的方法的制造过程中的半导体器件的横截面图。