[发明专利]一种半导体器件的制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制作方法，更特别地，涉及一种电诱导结型MOSFET的制作方法。

背景技术

电诱导结(Electrically induced Junction)型MOSFET与传统的MOSFET相比，由于其开启电流(I_ON)较大、而关断电流(I_OFF)较小而得到广泛地应用。

图1A为传统的MOSFET的示意图。如图1A所示，半导体衬底100上形成有栅极101，半导体衬底100中栅极101的两侧形成有源极102A和漏极102B。源极102A和漏极102B包括形成两者相互靠近的区域的浅掺杂区(未示出)。半导体衬底100中栅极101的下方的沟道的长度为L₀。图1B为电诱导结型MOSFET的示意图。如图1B所示，与传统的MOSFET相比，电诱导结型MOSFET在源极102A和漏极102B之间、浅掺杂区的延伸区域形成有低浓度掺杂区域103A和103B。相应的，源极102A和漏极102B的浅掺杂区可以略微缩短，从而使得沟道长度L₀较长。以N型的电诱导结型MOSFET为例，该低浓度掺杂区域103A和103B的掺杂类型为P型。当电诱导结型MOSFET处于“开启”状态时，低浓度掺杂区域103A和103B由P型转变为N型，并充当源极102A和漏极102B的浅掺杂区的延伸部分，这样使得沟道长度L_ON缩短，进而导致开启电流增大。当电诱导结型MOSFET处于“关断”状态时，低浓度掺杂区域103A和103B仍旧为P型，并具有较大的沟道长度L₀，因此关断电流较小。

然而，现有的制作电诱导结型MOSFET的工艺较为复杂，因此，需要一种电诱导结型MOSFET的制作方法，以解决现有技术中存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种半导体器件的制作方法，包括：a)提供半导体衬底；b)在所述半导体衬底上依次形成第一牺牲层、第二牺牲层、第三牺牲层和第四牺牲层；c)在所述第一牺牲层、所述第二牺牲层、所述第三牺牲层和所述第四牺牲层中形成暴露所述半导体衬底的开口；d)在所述第四牺牲层上和所述开口内依次形成第五牺牲层和第六牺牲层，其中所述第一、第三和第五牺牲层为氧化物层和氮化物层中的一种，所述第二、第四和第六牺牲层为氧化物层和氮化物层中的另一种；e)对所述第六牺牲层和所述第五牺牲层进行刻蚀，以在所述开口的侧壁上形成间隙壁；f)执行第一掺杂工艺，且所使用的第一掺杂剂具有与待形成的电诱导结型MOSFET相反的导电类型；g)去除所述间隙壁；以及h)执行第二掺杂工艺，且所使用的第二掺杂剂与所述第一掺杂剂具有相同的导电类型，以在所述半导体衬底中形成浓度较高的沟道和位于所述沟道两侧的低浓度掺杂区。

优选地，所述第一、第三和第五牺牲层为氧化物层，且所述第二、第四和第六牺牲层氮化物层。

优选地，所述第一牺牲层、所述第三牺牲层和所述第五牺牲层均为氧化硅层。

优选地，所述第二牺牲层、所述第四牺牲层和所述第六牺牲层均为氮化硅层。

优选地，所述e)步骤包括：对所述第六牺牲层进行干法刻蚀，以在所述开口的侧壁上形成氮化硅间隙壁；以及对所述第五牺牲层进行干法刻蚀，以在所述开口的侧壁上形成氧化硅间隙壁，所述氮化硅间隙壁和所述氧化硅间隙壁共同形成所述间隙壁。

优选地，所述g)步骤包括：去除所述氮化硅间隙壁，且在去除所述氮化硅间隙壁时所述第四牺牲层也被去除；去除所述氧化硅间隙壁，且在去除所述氧化硅间隙壁时所述第三牺牲层也被去除。

优选地，所述方法还包括：在所述开口内形成栅极材料层；去除所述第一牺牲层和所述第二牺牲层，以形成栅极；在所述栅极两侧的所述半导体衬底中形成LDD和源/漏极。

优选地，所述栅极材料层包括栅氧化物层和多晶硅层。

优选地，所述第一牺牲层和所述第二牺牲层的厚度之和等于所述栅极的高度。

本发明提出的形成电诱导结型MOSFET的方法不但工艺简单，易于实现，而且能够与CMOS工艺技术很好地兼容，因此能够在现有的CMOS工艺设备的基础上实施电诱导结型MOSFET的制作。

附图说明