[发明专利]一种半导体器件的制作方法有效
| 申请号: | 201210030318.5 | 申请日: | 2012-02-10 |
| 公开(公告)号: | CN103247530A | 公开(公告)日: | 2013-08-14 |
| 发明(设计)人: | 刘金华 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336 |
| 代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;顾珊 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 半导体器件 制作方法 | ||
1.一种半导体器件的制作方法,其特征在于,包括:
a)提供半导体衬底;
b)在所述半导体衬底上依次形成第一牺牲层、第二牺牲层、第三牺牲层和第四牺牲层;
c)在所述第一牺牲层、所述第二牺牲层、所述第三牺牲层和所述第四牺牲层中形成暴露所述半导体衬底的开口;
d)在所述第四牺牲层上和所述开口内依次形成第五牺牲层和第六牺牲层,其中所述第一、第三和第五牺牲层为氧化物层和氮化物层中的一种,所述第二、第四和第六牺牲层为氧化物层和氮化物层中的另一种;
e)对所述第六牺牲层和所述第五牺牲层进行刻蚀,以在所述开口的侧壁上形成间隙壁;
f)执行第一掺杂工艺,且所使用的第一掺杂剂具有与待形成的电诱导结型MOSFET相反的导电类型;
g)去除所述间隙壁;以及
h)执行第二掺杂工艺,且所使用的第二掺杂剂与所述第一掺杂剂具有相同的导电类型,以在所述半导体衬底中形成浓度较高的沟道和位于所述沟道两侧的低浓度掺杂区。
2.根据权利要求1所述的制作方法,其特征在于,所述第一、第三和第五牺牲层为氧化物层,且所述第二、第四和第六牺牲层氮化物层。
3.根据权利要求2所述的制作方法,其特征在于,所述第一牺牲层、所述第三牺牲层和所述第五牺牲层均为氧化硅层。
4.根据权利要求3所述的制作方法,其特征在于,所述第二牺牲层、所述第四牺牲层和所述第六牺牲层均为氮化硅层。
5.根据权利要求4所述的制作方法,其特征在于,所述e)步骤包括:
对所述第六牺牲层进行干法刻蚀,以在所述开口的侧壁上形成氮化硅间隙壁;以及
对所述第五牺牲层进行干法刻蚀,以在所述开口的侧壁上形成氧化硅间隙壁,所述氮化硅间隙壁和所述氧化硅间隙壁共同形成所述间隙壁。
6.根据权利要求5所述的制作方法,其特征在于,所述g)步骤包括:
去除所述氮化硅间隙壁,且在去除所述氮化硅间隙壁时所述第四牺牲层也被去除;
去除所述氧化硅间隙壁,且在去除所述氧化硅间隙壁时所述第三牺牲层也被去除。
7.根据权利要求1所述的制作方法,其特征在于,所述方法还包括:
在所述开口内形成栅极材料层;
去除所述第一牺牲层和所述第二牺牲层,以形成栅极;
在所述栅极两侧的所述半导体衬底中形成LDD和源/漏极。
8.根据权利要求7所述的制作方法,其特征在于,所述栅极材料层包括栅氧化物层和多晶硅层。
9.根据权利要求7所述的制作方法,其特征在于,所述第一牺牲层和所述第二牺牲层的厚度之和等于所述栅极的高度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210030318.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





