[发明专利]一种浅沟槽隔离结构及其制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种浅沟槽隔离结构及其制作方法。

背景技术

浅沟槽隔离(STI)技术是目前大规模集成电路制造中用于器件隔离的主要方法。随着半导体工艺进入深亚微米时代，0.13微米以下的器件，例如MOSFET(金属氧化物半导体晶体管)器件的体区和漂移区之间均采用浅沟槽隔离结构。

图1A为现有技术中形成有浅沟槽隔离结构的MOSFET器件的剖视图。如图1A所示，半导体衬底100中形成有浅沟槽隔离结构101，在半导体衬底100中的浅沟槽隔离结构101的两侧分别形成有N型阱区102A和P型阱区102B。在N型阱区102A内形成有MOSFET晶体管的源/漏极103A，且在P型阱区102B内形成有MOSFET晶体管的漏/源极103B。当N型阱区102A和P型阱区102B精确地形成在浅沟槽隔离结构101的两侧时，电子在N型阱区102A和MOSFET晶体管的漏/源极103B之间的移动路径N-N较长，同样地，空穴在P型阱区102B和MOSFET晶体管的源/漏极103A之间的移动路径也较长，因此，浅沟槽隔离结构101能够起到很好的隔离作用。

但是，随着半导体工艺尺寸的逐渐减小，实际工艺中，N型阱区102A和P型阱区102B很难精确地、对称地形成在浅沟槽隔离结构101的两侧。原因在于，如图1B所示，当在P型阱区102B对应的半导体衬底100上形成光刻胶层104时，由于工艺尺寸的缩小，光刻胶层104的边缘将不可避免地发生偏移。当光刻胶层104的边缘向P型阱区102B的一侧偏移时，以该光刻胶层104为掩膜经离子注入工艺形成的N型阱区102A将向P型阱区102B的一侧偏移，甚至使N型阱区102A越过浅沟槽隔离结构101，这样将导致电子在N型阱区102A和MOSFET晶体管的漏/源极103B之间的移动路径N-N缩短，致使隔离性能降低而损害半导体器件的隔离性能。同样道理，当形成P型阱区102B的光刻胶层(未示出)的边缘向N型阱区102A的一侧偏移时，将导致空穴在P型阱区102B和MOSFET晶体管的源/漏极103A之间的移动路径缩短，而降低隔离性能。

因此，需要一种浅沟槽隔离结构及其制作方法，以解决现有技术中存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种浅沟槽隔离结构的制作方法，包括：a)提供半导体衬底；b)在所述半导体衬底中形成具有第一宽度的第一子浅沟槽隔离结构；c)执行所述半导体衬底的第一外延生长工艺，以在所述半导体衬底上形成覆盖所述第一子浅沟槽隔离结构的第一外延层；d)在所述第一外延层中形成具有第二宽度的第二子浅沟槽隔离结构，所述第二子浅沟槽隔离结构位于所述第一子浅沟槽隔离结构的正上方，且与所述第一子浅沟槽隔离结构接触，其中，所述第二宽度大于所述第一宽度；e)执行所述半导体衬底的第二外延生长工艺，以在所述第一外延层上形成覆盖所述第二子浅沟槽隔离结构的第二外延层；以及f)在所述第二外延层中形成具有第三宽度的第三子浅沟槽隔离结构，所述第三子浅沟槽隔离结构位于所述第二子浅沟槽隔离结构的正上方，且与所述第二子浅沟槽隔离结构接触，所述第一到第三子浅沟槽隔离结构共同形成浅沟槽隔离结构，其中，所述第三宽度小于所述第二宽度。

优选地，所述b)步骤中形成具有所述第一宽度的所述第一子浅沟槽隔离结构的方法包括：在所述半导体衬底上依次形成第一氧化物层和第一氮化物层；在所述半导体衬底、所述第一氧化物层和所述第一氮化物层中形成具有第一宽度的第一沟槽；在所述第一沟槽内填充浅沟槽隔离材料，以形成所述第一子浅沟槽隔离结构；以及去除所述第一氧化物层和所述第一氮化物层。

优选地，所述d)步骤中形成具有所述第二宽度的所述第二子浅沟槽隔离结构的方法包括：在所述第一外延层上依次形成第二氧化物层和第二氮化物层；在所述第一外延层、所述第二氧化物层和所述第二氮化物层中形成具有所述第二宽度的第二沟槽，所述第二沟槽位于所述第一子浅沟槽隔离结构的正上方且暴露所述第一子浅沟槽隔离结构；在所述第二沟槽内填充浅沟槽隔离材料，以形成所述第二子浅沟槽隔离结构；以及去除所述第二氧化物层和所述第二氮化物层。