[发明专利]半导体器件及相关制作方法

说明书

技术领域

在此所描述的主题的实施例一般地涉及半导体器件以及用于制作半导体器件的方法，并且更特别地，本主题的实施例涉及用于制作包括横向栅极结构的沟槽式场效应晶体管结构的方法。

背景技术

在半导体制造业中，减小晶体管的尺寸在传统上一直是高优先级的。沟槽式金属-氧化物-半导体场效应晶体管(MOSFET)一般被用来提供相对横向MOSFET器件具有缩小的管芯尺寸的希望的晶体管功能。在传统上，沟槽式MOSFET的所需尺寸由所期望的导通态电阻决定。近来，沟槽式MOSFET的所需尺寸由所期望的能量(或电流)能力和/或所期望的热稳定性决定。

附图说明

关于本主题的更全面的理解可以通过参考结合下面的附图来考虑的具体实施方式和权利要求书而获得，其中在全部附图中相同的参考数字指示相似的元件。

图1-12示出了根据本发明的一种或多种实施例的半导体器件结构的截面图和顶视图以及用于制作半导体器件结构的示例性方法；

图13示出了根据本发明的一种实施例的半导体器件结构的截面图；以及

图14示出了根据本发明的另一种实施例的半导体器件结构的截面图。

具体实施方式

下面的具体实施方式实际上只是说明性的而并非旨在限制本主题的实施例或者此类实施例的应用和使用。如在此所使用的，词语“示例性的”意指“用作实例、示例或图示”。没有必要将在此描述为示例性的任何实现方式看作是比其它实现方式更优选的或有优势的。而且，并没有意图要通过在前面的技术领域、发明背景、发明内容或下面的具体实施方式中所给出的任何明示的或暗示的理论来约束本发明。

图1-12示出了根据示例性的实施例的用于制作半导体器件结构100的方法。如同下文将更详细描述的，半导体器件结构100被实现为包括横向栅极结构的沟槽式金属-氧化物-半导体场效应晶体管(MOSFET)以增加有效的沟道长度以及降低热密度，由此提高给定管芯尺寸的沟槽式MOSFET的能量处理能力。虽然“MOS”严格来说指的是具有金属栅电极和氧化物栅极绝缘体的器件，但是本主题可以应用于包括相对栅极绝缘体(不管是氧化物还是其它绝缘体)定位的导电的栅电极(不管是金属还是其它导电材料)的任何半导体器件，其中栅极绝缘体进而又相对半导体衬底来定位以实现场效应晶体管，并且本主题并不是要限制于金属栅电极和氧化物栅极绝缘体。而且，应当意识到，虽然本主题在此可以在N型(或N沟道)器件的背景下描述，但是本主题并不是要限制于N型器件而是可以按照P型(或P沟道)器件的等效方式来实现。在MOS器件的制造中的各个步骤是众所周知的，并且因此，为了简洁起见，许多常规的步骤在此将只是简要地提及或者将被完全省略，不提供众所周知的过程细节。

参照图1，所示出的制作过程从提供半导体材料102的合适衬底以及在半导体材料102中形成空隙区104(作为选择，在此称为沟槽)开始。虽然应当意识到，在可另选的实施例中可以使用其它半导体材料，但是在一种示例性的实施例中，半导体材料102被实现为典型用于半导体工业中的硅材料(例如，较纯的硅或与诸如锗、碳等其它元素混合的硅)。因此，为了方便起见，半导体材料102在此可替换地称为硅材料(但不限制于此)。在一种示例性的实施例中，硅材料102用确定导电性的杂质类型的离子来掺杂以为器件结构100提供电极区或端子区(例如，漏区)。例如，对于N沟道器件，硅材料102可以用具有大约1.0×10¹⁶/cm³的掺杂剂浓度的N型离子(例如，磷离子或磷的离子化物质)来掺杂。根据一种实施例，掺杂的硅材料102通过以下方式形成：在半导体衬底(例如，体硅衬底、绝缘体上硅衬底等)上外延生长硅材料102以及通过将磷离子加到用来外延生长硅材料102的反应物中来原位掺杂硅材料102。