[发明专利]阵列基板及制造方法、液晶面板和液晶显示器

权利要求书

1.一种阵列基板，包括：衬底基板，设置在所述衬底基板上的栅线、数据线和公共电极线，所述栅线和数据线限定有多个像素单元；在所述像素单元中形成有两层透明导电膜和薄膜晶体管；其特征在于，

所有像素单元分为第一像素单元和第二像素单元两种，且沿所述数据线方向所述第一像素单元和第二像素单元间隔排列；其中，

在所述第一像素单元中，第一层透明导电膜与公共电极线电性连接，第二层透明导电膜与薄膜晶体管的漏电极电性连接；在所述第二像素单元中，第一层透明导电膜与薄膜晶体管的漏电极电性连接，第二层透明导电膜与公共电极线电性连接；各像素单元中的公共电极线电性连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一像素单元和所述第二像素单元中的薄膜晶体管都为顶栅结构；

所述在所述第一像素单元中，第一层透明导电膜与公共电极线电性连接，第二层透明导电膜与薄膜晶体管的漏电极电性连接；在所述第二像素单元中，第一层透明导电膜与薄膜晶体管的漏电极电性连接，第二层透明导电膜与公共电极线电性连接具体为，

在第一像素单元中，第一层透明导电膜与公共电极线直接相连或通过过孔电性连接，第二层透明导电膜与顶栅结构的薄膜晶体管的漏电极通过过孔电性连接；在第二像素单元中，第一层透明导电膜与顶栅结构的薄膜晶体管的漏电极直接相连，第二层透明导电膜与公共电极线通过过孔电性连接。

3.根据权利要求1所述的阵列基板，其特征在于，所述第一像素单元中的薄膜晶体管为底栅结构；所述第二像素单元中的薄膜晶体管为顶栅结构；

所述在所述第一像素单元中，第一层透明导电膜与公共电极线电性连接，第二层透明导电膜与薄膜晶体管的漏电极电性连接；在所述第二像素单元中，第一层透明导电膜与薄膜晶体管的漏电极电性连接，第二层透明导电膜与公共电极线电性连接具体为，

在所述第一像素单元中，第一层透明导电膜与公共电极线直接相连或通过过孔电性连接，第二层透明导电膜与底栅结构的薄膜晶体管的漏电极通过过孔电性连接；在第二像素单元中，第一层透明导电膜与顶栅结构的薄膜晶体管的漏电极直接相连，第二层透明导电膜与公共电极线通过过孔电性连接。

4.根据权利要求3所述的阵列基板，其特征在于，沿所述栅线的方向所述第一像素单元和第二像素单元间隔排列。

5.根据权利要求4所述的阵列基板，其特征在于，沿所述栅线的方向，第一像素单元中的栅线通过栅绝缘层过孔与其相邻的第二像素单元中的栅线电性连接；

沿数据线的方向，第一像素单元中的数据线通过栅绝缘层过孔与其相邻的第二像素单元中的数据线电性连接。

6.根据权利要求2或3所述的阵列基板，其特征在于，

所述各像素单元中的公共电极线电性连接具体为，

沿所述栅线方向，若相邻像素单元的公共电极线为同层，则所述相邻像素单元的公共电极线直接相连；

沿所述栅线方向，若相邻像素单元的公共电极线为异层，则所述相邻像素单元的公共电极线通过过孔电性连接。

7.根据权利要求2所述的阵列基板，其特征在于，沿所述栅线的方向所述第一像素单元和第二像素单元间隔排列；

或者，

沿所述栅线的方向，相邻像素单元同为第一像素单元或者同为第二像素单元。

8.根据权利要求3所述的阵列基板，其特征在于，沿所述栅线的方向，相邻像素单元同为第一像素单元或者同为第二像素单元。

9.根据权利要求8所述的阵列基板，其特征在于，沿所述栅线的方向，第一像素单元中的栅线与其相邻的第二像素单元中的栅线直接相连；

沿数据线的方向，第一像素单元中的数据线通过栅绝缘层过孔与其相邻的第二像素单元中的数据线电性连接。