[发明专利]非易失性半导体存储装置

权利要求书

1.一种非易失性半导体存储装置，包括：

存储器基元阵列，其中包括多个存储器基元；以及

被配置为控制施加于所述多个存储器基元的电压的控制电路，

所述控制电路被配置为向所述存储器基元提供至少部分地为负从而擦除所述存储器基元的保留数据的阈值电压分布，以及为所述存储器基元提供多种类型正阈值电压分布，从而将多种类型数据写入所述存储器基元，

所述控制电路被配置为在所述存储器基元的写入操作中，执行：

用于为写入对象第一存储器基元提供多种类型正阈值电压分布的第一写入操作；

用于验证是否已在所述第一存储器基元中获得所述多种类型正阈值电压分布的第一写入验证操作；

用于为与所述第一存储器基元邻近的第二存储器基元提供第一阈值电压分布的第二写入操作；所述第一阈值电压分布是所述多种类型正阈值电压分布当中的最低阈值电压分布；以及

用于验证是否已在所述第二存储器基元中获得所述第一阈值电压分布或电压水平大于所述第一阈值电压分布的阈值电压分布的第二写入验证操作，

以及输出所述第一写入验证操作和所述第二写入验证操作的结果。

2.如权利要求1中所述的非易失性半导体存储装置，其中

所述控制电路被配置为

在相互邻近的多个第一存储器基元上连续地执行所述第一写入操作和所述第一写入验证操作，以及

在与所述多个第一存储器基元邻近的第二存储器基元上执行所述第二写入操作和所述第二写入验证操作。

3.如权利要求2中所述的非易失性半导体存储装置，其中

所述第二写入操作和所述第二写入验证操作在所述第一存储器基元中被省略。

4.如权利要求1中所述的非易失性半导体存储装置，其中

所述控制电路被配置为能够，在每次选择所述多个第一存储器基元中的一个存储器基元并在其上执行所述第一写入操作和所述第一写入验证操作时，分别在所述第一写入操作和所述第一写入验证操作之前或之后执行所述第二写入验证操作。

5.如权利要求1中所述的非易失性半导体存储装置，其中

每个存储器基元被配置为能够存储多位数据，

所述多位数据作为多个数据页被提供给所述控制电路，以及

所述控制电路被配置为

针对所述多个数据页中的页，以页为基础在所述写入对象第一存储器基元上连续地执行所述第一写入操作和所述第一写入验证操作，以及

在所述第一写入操作和所述第一写入验证操作之前和之后在所述第二存储基元上执行所述第二写入操作和所述第二写入验证操作。

6.如权利要求2中所述的非易失性半导体存储装置，其中

每个存储器基元被配置为能够存储多位数据，

所述多位数据作为多个数据页被提供给所述控制电路，以及

所述控制电路被配置为

针对所述多个数据页中的一页，在所述写入对象第一存储器基元上执行所述第一写入操作和所述第一写入验证操作，以及

在与用于针对一个数据页执行每个第一写入操作和第一写入验证操作的所述第一存储器基元邻近的所述第二存储器基元上执行所述第二写入操作和所述第二写入验证操作。

7.如权利要求2中所述的非易失性半导体存储装置，其中

每个存储器基元被配置为能够存储多位数据，

所述多位数据作为多个数据页被提供给所述控制电路，以及

所述控制电路被配置为

针对所述多个数据页中的一页，在所述写入对象第一存储器基元上执行所述第一写入操作和所述第一写入验证操作，以及

在所述第一存储器基元上针对第一数据页执行所述第一写入操作和所述第一写入验证操时，在执行所述第一写入操作和所述第一写入验证操作之前，执行用于所述第二存储器基元的所述第二写入操作和所述第二写入验证操作，以及

在所述第一存储器基元上针对与所述第一数据页不同的第二数据页执行所述第一写入操作和所述第一写入验证操作时，在执行所述第一写入操作和所述第一写入验证操作之前，省略用于所述第二存储器基元的所述第二写入操作和所述第二写入验证操作。

8.如权利要求1中所述的非易失性半导体存储装置，其中

所述控制电路在所述第一写入验证操作的判定结果和所述第二写入验证操作的判定结果均为正时，判定所述第一存储器基元中的写入操作已完成，并且通知该事实。