[发明专利]半导体装置及其制造方法

说明书

本申请要求于2011年1月28日在韩国知识产权局提交的第10-2011-0008990号韩国专利申请的优先权，该申请的公开通过引用完全包含于此。

技术领域

公开的实施例涉及半导体装置和制造该半导体装置的方法。

背景技术

电子工业中的当前趋势为以较低的成本来制造较轻、较小、较快、多功能和高性能的产品。为了实现这些目标，使用了多芯片堆叠封装技术或系统级封装技术。通常，多芯片堆叠封装技术或系统级封装技术利用了通孔。

多芯片堆叠封装件或系统级封装件在单个半导体封装件中组合了多个单位半导体元件的功能。与传统的单个芯片封装件相比，多芯片堆叠封装件或系统级封装件会较厚。然而，在二维平面中，多芯片堆叠封装件或系统级封装件在尺寸方面与传统的单个芯片封装件几乎相近。因此，多芯片堆叠封装件或系统级封装件主要用在要求小尺寸或便携性的高性能产品中，诸如用在移动电话、笔记本电脑、存储器卡和便携式摄像机中。

发明内容

公开的实施例的多个方面提供了一种可有效散热并可防止其可靠性由于热膨胀而降低的半导体装置。

公开的实施例的多个方面还提供了一种制造所述半导体装置的方法。

根据本发明的一方面，提供了一种半导体装置，所述半导体装置包括：第一芯片；第二芯片，位于所述第一芯片上方；导电元件，在所述第一芯片的上表面和所述第二芯片的下表面之间延伸；均匀一体底部填充材料，置于所述第一芯片和所述第二芯片之间，包封所述导电元件，并沿所述第二芯片的侧壁延伸，所述均匀一体底部填充材料的上表面沿与所述第二芯片的上表面平行的方向延伸并与所述第二芯片的所述上表面相邻地设置；模制材料，在位于所述第一芯片的所述上表面上方的所述均匀一体底部填充材料的外侧表面上，其中，所述模制材料通过所述均匀一体底部填充材料与所述第二芯片的侧壁分开，从而所述模制材料不接触所述第二芯片的侧壁。

根据本发明的另一方面，提供了一种半导体装置，所述半导体装置包括：第一芯片和第二芯片，所述第二芯片在第一芯片上方；导电元件，在所述第一芯片的上表面和所述第二芯片的下表面之间延伸；均匀一体底部填充材料，置于所述第一芯片和所述第二芯片之间，包封所述导电元件，并沿所述第二芯片的侧壁延伸至所述第二芯片的上表面，其中，所述第一芯片的厚度大于等于50μm，所述第二芯片的厚度小于等于50μm。

根据本发明的另一方面，提供了一种半导装置，所述半导体装置包括：第一芯片和第二芯片，所述第二芯片在第一芯片上方；导电元件，在所述第一芯片的上表面和所述第二芯片的下表面之间延伸；均匀一体底部填充材料，置于所述第一芯片和所述第二芯片之间，包封所述导电元件，并沿所述第二芯片的侧壁延伸至所述第二芯片的上表面，其中，从所述第一芯片的下表面至所述第二芯片的上表面的厚度小于等于120μm。

根据本发明的另一方面，提供了一种制造半导体装置的方法，所述方法包括：提供基底；将芯片堆叠件安装到基底上，所述芯片堆叠件包括：第一芯片和第二芯片，所述第二芯片在第一芯片上方；导电元件，在所述第一芯片的上表面和所述第二芯片的下表面之间延伸；均匀一体底部填充材料，置于所述第一芯片和所述第二芯片之间，包封所述导电元件，并沿所述第二芯片的侧壁延伸至所述第二芯片的上表面，其中，所述芯片堆叠件的热膨胀系数小于6ppm/K。

根据本发明的另一方面，提供了一种制造半导体装置的方法，所述方法包括：提供基底；将芯片堆叠件安装到基底上，所述芯片堆叠件包括：第一芯片和第二芯片，所述第二芯片在第一芯片上方；导电元件，在所述第一芯片的上表面和所述第二芯片的下表面之间延伸；均匀一体底部填充材料，置于所述第一芯片和所述第二芯片之间，包封所述导电元件，并沿所述第二芯片的侧壁延伸至所述第二芯片的上表面；模制材料，在位于所述第一芯片的上表面上方的所述均匀一体底部填充材料的外侧表面上，其中，所述模制材料的体积与所述均匀一体底部填充材料的体积的比率小于等于2。

根据本发明的另一方面，提供了一种一种制造半导体装置的方法，所述方法包括：以面向下的构造将多个第一半导体芯片安装到位于基底的不同位置处的所述基底的上表面上，包括将所述多个第一半导体芯片的芯片焊盘连接到形成在所述基底中的第一导电通孔；在所述多个第一半导体芯片的周围形成模制材料；蚀刻所述多个第一半导体芯片的背面而所述多个第一半导体芯片保持安装到基底；在蚀刻所述多个第一半导体芯片的背面之后将所述基底单个化，以形成第一半导体芯片和基底部件的多个第一组合。