[发明专利]一种半导体存储装置及其版图

说明书

技术领域

本发明涉及半导体存储领域，尤其涉及一种半导体存储装置及其版图。

背景技术

近几年来，基于浮栅的非易失性半导体存储器一直保持着很高的增长速率，而存储技术的种类也日益多样化，从可擦可写只读存储器EPROM，到电可擦出可编程只读存储器EEPROM，到现在的闪存Flash存储器。由于Flash存储器具有尺寸小、成本低、高速以及可靠性较高等特点，使得Flash存储器已经成为主流之一，在电子产品尤其是消费类移动和手持电子产品中的应用也越来越广泛。但从目前的市场来看，对Flash存储器大容量、低成本、低功耗、高可靠性的要求也日益迫切，Flash存储器技术仍然存在着较大的提升空间。

Flash存储器装置一般包括一个二维存储阵列，一些外围读取电路、编程和擦除电路，外界数据地址与存储阵列交互的行列译码器电路以及一些控制器电路。在整个Flash存储器装置的电路中，存储器阵列装置占用了80％左右的面积，所以要提高Flash存储器的容量，减小存储器的面积，就必须减少二维存储器阵列装置的面积。影响面积的因素有：工艺的特征尺寸和集成度。所以要降低二维存储器阵列装置的面积，既要降低工艺的特征尺寸，同时又要提高集成度。但随着工艺特征尺寸的进一步降低，单纯通过缩小单元面积来提高集成度变得越来越困难。

在传统结构中，Flash存储器的存储阵列的排布电路结构示意图如图1所示，版图结构示意图如图2所示，其中每个存储单元都在位线(BL，Bit Line)和源线(SL，Source Line)之间并行连接。每两个位于同一列的存储单元共用一个接触孔(contact)连接至位线，每行存储单元共用一根字线(WL，Word Line)，每行若干个存储单元共用一根源线，并通过接触孔引出至存储阵列的源线，共用同一源线的存储单元的数量是受限的。

从图2所示的版图架构可以看出，在这种结构中，由于源线的接触孔的存在，大大浪费了版图面积，降低了存储单元的有效面积率，且随着工艺特征尺寸的进一步降低，尤其是特征尺寸降低到65nm以下时，这种情况会越来越严重。

发明内容

有鉴于此，本发明提出一种半导体存储装置，其与现有逻辑工艺尤其是深亚微米逻辑工艺完全兼容，在不影响半导体存储装置的读取、编程、检验和擦除等操作精确度的情况下，大大减小了半导体存储装置的面积，提高了系统集成度。

根据本发明的一方面，提供了一种半导体存储装置，包括：

由多个存储单元构成的存储阵列，每个存储单元由一个金属氧化物半导体MOS晶体管构成，每个MOS晶体管包括栅极、源极和漏极，其中，

位于同一行的每个MOS晶体管的栅极共同连接至同一字线WL；

位于同一列的相邻两个MOS晶体管的源极相互连接或者漏极相互连接；

位于同一列的每个MOS晶体管的漏极连接至同一位线BL；

位于同一行的每个MOS晶体管的源极连接至同一源线SL；

多个存储单元通过源线SL进一步连接到公共源线BSL；其中，

公共源线BSL由多个预定阈值MOS晶体管构成，每个预定阈值MOS晶体管包括栅极、源极和漏极。

根据本发明的另一个特征，

金属氧化物半导体MOS晶体管为浮栅结构的金属氧化物半导体MOS晶体管。

根据本发明的另一个特征，

公共源线BSL的相邻两个预定阈值MOS晶体管的源极相互连接或者漏极相互连接。

根据本发明的另一个特征，

预定阈值MOS晶体管的栅极与位于同一行的MOS晶体管的栅极共同连接至字线WL。

根据本发明的另一个特征，

预定阈值MOS晶体管的源极与位于同一行的MOS晶体管的源极共同连接至源线SL。

根据本发明的另一个特征，

半导体存储装置在读取、编程、和检验操作中，预定阈值MOS晶体管保持导通状态。

根据本发明的另一个特征，

半导体存储装置在擦除操作中，预定阈值MOS晶体管处于可恢复的穿通状态。

根据本发明的另一个特征，

预定阈值MOS晶体管为零阈值MOS晶体管和耗尽型MOS晶体管，其中，在90nm和65nm工艺下，零阈值MOS晶体管的阈值范围在-0.2V到0.2V之间，耗尽型MOS晶体管的阈值范围在-2V到-1V之间。

根据本发明的另一个特征，

连接至同一公共源线BSL连接的存储单元的数量为预定值M，其中，