[发明专利]用于半导体元件的多沟渠终端结构及其制作方法

说明书

技术领域

本发明涉及一种用于半导体元件的多沟渠终端结构及其制作方法，尤其涉及以一制作方法以提供出一种多沟渠终端结构，以提供半导体元件(例如萧基二极管装置)有较高的反向耐电压值。

背景技术

萧基二极管(Schottky Diode)为以电子作为载子的单极性元件，其特性为速度快，且于施加较低的正向偏压电压(Forward Bias Voltage；Vf)时，便可有较大的顺向电流与较短的反向回复时间(Reverse Recovery Time；tRR)。但若于萧基二极管持续施加增加的反向偏压时，则会有较大的漏电流。而后，有沟渠式的萧基能障二极管的提出，通过于沟渠中填入多晶硅或金属来夹止反向漏电流，使元件的漏电能大幅降低。

关于沟渠式的萧基能障二极管，其代表性前案可参阅美国专利第5365102号(专利名称：SCHOTTKY BARRIER RECTIFIER WITH MOS TRENCH)中所揭露的元件结构与技术；并请参阅如图1A-图1F所示的主要工艺步骤。首先在图1A中，提供有一磊晶层(epitaxial layer)厚度的半导体基板12，且此基板12具有两表面12a、12b，其中高掺杂浓度(N+型)的阴极区域12c邻近其表面12a，而低掺杂浓度(N型)的漂移区域12d则从高掺杂浓度(N+型)的阴极区域12c伸展至表面12b；并进而于其上成长一二氧化硅层(SiO₂)13，以降低接着要成长的一氮化硅层(Si₃N₄)15的沉积应力，并再于氮化硅层15上形成一光阻层17。

接着在图1B中，利用该光阻层17进行一微影工艺(lithography)及蚀刻工艺(etching)，以移除部分的氮化硅层15、二氧化硅层13以及基板12，从而将其基板12的漂移区域12d蚀刻出多个分离平台14，且形成为具有一特定深度与宽度的一沟渠结构22。接着在图1C中，分别于其沟渠结构22的侧壁22a及底部22b上成长出绝缘性质的一热氧化层16。并在图1D中，移除剩下的氮化硅层15和二氧化硅层13，以及于图1E中，在其整体结构的上方镀上一金属层。并接着在图1F中，于背面的表面12a处同样进行金属镀制，使其多个分离的平台14能将所接触的金属层平行连接出单一个阳极金属层，而于其背面的表面12a处则能形成出一阴极金属层20；使其阳极金属层与平台14的接触便因所谓的萧基能障(Schottky Barrier)而成为萧基接面，从而完成晶圆(圆片)的工艺。

由上述的方法制作的沟渠式萧基二极管(Trench MOS Barrier Schottky Rectifier，简称为TMBR)，具有极低的正向偏置电压(Vf)，反向漏电流则受到沟渠结构的夹止，会比无沟渠结构者有更低的漏电流。然而，由于在硅晶圆上挖沟渠等工艺所制造出的应力未能有效的得到适当的处理，使得产品在可靠度测试时较容易故障；于实际产品应用时也偶有故障产生。其原因即为应力导致的微细裂痕，最后造成元件故障。

再者，由于前述方法制作的沟渠式萧基二极管并未提供终端结构，因而此沟渠式萧基二极管的电压耐压不足，影响其应用范围。除了上述范例的萧基二极管之外，诸多的半导体元件，例如闸流体元件(thyrisor)也需要可提供反向耐压的机制；因此如何能提供一种终端结构以提供半导体元件(例如萧基二极管装置)有较高的反向耐电压值，乃业界的研发重点。

发明内容

本发明的目的在于提供一种用于半导体元件的多沟渠终端结构及其制作方法，以改善半导体元件的耐压。

为了实现上述目的，本发明提供一种用于半导体元件的多沟渠终端结构，包含：一多沟渠结构，包含多数的沟渠，该些沟渠是形成于该半导体基板的一露出表面上；一第一掩膜层，形成于该半导体基板的部分表面上，其中该部分表面对应于该半导体元件的一终端结构区；一栅极绝缘层，形成于该多沟渠结构的表面上；一导电层，形成于该栅极绝缘层上，该导电层并凸出于该半导体基板的该露出表面；以及一金属层，形成于该第一掩膜层上，及该终端结构区的导电层上。