[发明专利]基于量子阱结构来制备SGOI或sSOI的方法

说明书

技术领域

本发明涉及半导体领域，特别是涉及一种基于量子阱结构来制备SGOI或sSOI的方法。

背景技术

绝缘体上应变硅材料一般分成两种，一种是应变硅材料直接结合到硅衬底的绝缘层上，形成sSi/SiO₂/Si的三明治结构(sSOI)；另一种是应变硅和绝缘层之间还有一层SiGe层，形成sSi/SiGe/SiO₂/Si的四层结构(即SGOI结构)。应变硅层(即sSi层)中张应力的存在有利于提高电子迁移率，但是对空穴迁移率的提升作用并不明显，而SGOI结构作为二种双沟道材料，由于应变硅层中的张应力和SiGe层中的压应力的共同作用，可使材料中的电子和空穴迁移率同时得到提高。

如今，半导体产业发展的目的和方向是制备更小尺寸、更高性能的器件，但随着半导体技术的发展，单纯依靠单晶硅材料已经无法满足高速、低功耗的晶体管。从90nm工艺开始，应变硅(sSi)技术和绝缘体上硅(SOI)技术成为推动摩尔定律的两大利器，它们的结合体被认为是下一代CMOS工艺的优选衬底材料之一。

目前，制备带有应变的Si材料，一般需要一层弛豫、高质量的缓冲层SiGe材料。现有方法是采用锗浓度梯度递增生长方法，但这导致几个微米的生长厚度，不但增加了生产成本，而且会由于锗硅材料层较差的热导性而影响器件性能。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于量子阱结构来制备SGOI或sSOI的方法，用于解决现有技术中因先长后注导致的缓冲层过厚及材料质量不佳等问题。

为实现上述目的及其他相关目的，本发明提供一种基于量子阱结构来制备SGOI或sSOI的方法，其至少包括以下步骤：

1)在衬底表面形成由Si_1-xGe_x/Ge或Si/Si_1-xGe_x组成的量子阱结构的材料层后，进行退火处理，以使表层Si_1-xGe_x材料发生弛豫现象；

2)在已发生弛豫现象的结构表面多次重复以下过程：

低温生长Si_1-xGe_x和/或Si以修复表面；及

基于已修复表面的结构来再次形成由Si_1-xGe_x/Ge或Si/Si_1-xGe_x形成的量子阱结构的材料层后，进行退火处理；

3)在步骤2)所形成的结构表面低温生长Si_1-xGe_x/Si的材料层；

4)采用智能剥离技术将已形成Si_1-xGe_x/Si材料层的结构中的至少部分层转移到一含氧衬底的含氧层表面，以形成SGOI或sSOI结构。

优选地，所述步骤1)包括：在另一含氧衬底，例如，SOI衬底，表面形成由Si_1-xGe_x/Ge或Si/Si_1-xGe_x形成的量子阱结构的材料层后，进行退火处理，以使表层Si_1-xGe_x材料发生弛豫现象。

优选地，每一量子阱结构中的Si_1-xGe_x/Ge或Si材料层的厚度在十纳米至近百纳米范围内，且不超过临界厚度。

优选地，所述步骤3)所生长的Si_1-xGe_x/Si材料层厚度在100～200nm之间。

优选地，退火处理包括注入退火处理或直接高温退火处理。

如上所述，本发明的基于量子阱结构来制备SGOI或sSOI的方法，具有以下有益效果：可有效避免现有超厚缓冲层在材料和时间方面的浪费及现有先长后注对外延层的影响。

附图说明

图1-图7显示为本发明的基于量子阱结构来制备SGOI或sSOI的方法的流程图。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。