[发明专利]一种消除译码器访问冲突的准循环LDPC码构造方法

说明书

技术领域

本发明涉及线性纠错码的构造方法，特别涉及一种能消除分层译码器访问冲突的采用逐行建立校验节点方式的准循环LDPC码的构造方法。

背景技术

最初的LDPC(低密度校验low-density parity-check，LDPC)译码算法是由Gallager提出，其置信度传播方式为泛洪调度(flooding schedule)。Mansour等人提出了一种Turbo译码的置信度传播方式，Hocevar等人称这种基于串行更新置信度的传播方式为分层译码算法(Layered Decoding)。分层译码算法能够在不损失性能和降低运算复杂度的同时，使译码所需的迭代次数减少一半，因此受到广泛关注。

块行分层译码算法采用块行内所有行并行运算，适用于准循环LDPC码(Quasi-cyclicLDPC，QC-LDPC)，采用分层置信度传播方式，近年来很流行。现有技术中针对这种置信度传播方式提出了不同的实现形式。在硬件实现时，一般采用修正的最小和(Min-Sum)算法与分层算法结合，以降低复杂度。一般要采用流水线技术提高分层译码器的吞吐率，但同时引入了访问冲突问题。参考文献(Sun Y，Karkooti M，Cavallaro J.High throughput，parallel，scalable LDPC encoder/decoder architecture for OFDM systems.Design，Applications，Integration and Software，2006 IEEE Dallas/CAS Workshop on，Oct.2006：39-42)中在流水线中添加空闲节拍来解决访问冲突问题，却降低了译码器吞吐率；参考文献(Bhatt T，Sundaramurthy V，Stolpman V，et al.Pipelined Block-Serial Decoder Architecture for Structured LDPC Codes.Speech and Signal Processing，2006 IEEE International Conference on，2006：225-228)中添加信道信息镜像RAM，由计算外信息改变量近似更新信道信息，提高流水线运算效率，但性能有所损失。参考文献(Rovini M，Gentile G，Rossi F，et al.A minimum-latency block-serial architecture of a decoder for IEEE 802.11n LDPC codes.IFIP International Conference on Very Large Scale Integration，2007：236-241)中调度各块行的运算顺序和校验节点处理器中信道信息输入和输出顺序，使相邻运算行的运算顺序匹配，只能尽量减少空闲等待；参考文献(Jin Jie，Tsui Chi-ying.An Energy Efficient Layered Decoding Architecture for LDPC Decoder.IEEE Trans.on VLSI，2010，18(8)：1185-1195)中利用访问冲突的特点，利用尽可能多的耦合以减少读取信道RAM次数，降低功耗，但也受限于校验矩阵结构；参考文献(Marchand C，Dore J B，Conde-Canencia L，et al.Conflict resolution for pipelined layeredLDPC decoders.Signal Processing Systems，2009：220-225)中将QC-LDPC基矩阵分割为S*S的小基矩阵，然后重新排列，将流水线间资源冲突宽松化，但是降低了译码器并行度，使吞吐率降低。

以上参考文献中的方法都从译码器设计角度不同程度上解决访问冲突问题，但是都受限于LDPC码校验矩阵结构，设计过程复杂却并不能确保完全消除冲突问题，同时需付出资源或速率或性能代价。行分层译码实现中访问冲突的根本原因是码设计中没有考虑这一问题。

发明内容