[发明专利]阻变存储器及其制造方法

说明书

技术领域

本发明属于半导体集成电路及其制造技术领域，具体涉及一种阻变存储器及其制造方法。

背景技术

所谓的“阻变存储器(RRAM)”，是一种利用电阻变化实现高速度(＜5ns)、低操作电压(＜1V)工作，并具有高存储密度、易于集成等优点的新型非挥发性存储器。RRAM器件一般具有电极-绝缘体-电极的结构，即在两层电极之间加入一层具有阻变特性的介质薄膜材料，这些阻变材料一般是过渡金属氧化物，常见的有NiO，TiO₂，HfO₂，ZrO₂，WO₃，Ta₂O₅等等。RRAM器件的工作方式是利用外加电压控制阻变材料的电阻值在高低电阻态之间转换，以实现数据的写入和擦除。

传统的阻变存储器结果是典型的三明治结构：在平行电容板加入一层阻变材料层。这样阻变层中导电通道的形成会比较随机。

根据物理原理，电场会在导体的尖端集中。而阻变存储器的特性主要由电场控制的导电通道决定。当使用针尖电极时可以更好地控制阻变存储器的特性。

发明内容

(一)要解决的技术问题

本发明的目的是提供一种阻变存储器及其制造方法，使得导电通道的通断位置相对固定，降低阻变存储器的工作电压并提高其高低阻值分布的一致性。

(二)技术方案

为了解决上述技术问题，本发明提供一种阻变存储器，包括多个阻变存储单元；每个阻变存储单元包括衬底、在衬底上依次沉积的底电极、阻变层和具有针尖状突出部的上电极。

优选地，所述衬底为但不限于：硅衬底、玻璃衬底或柔性衬底。

优选地，所述底电极为但不限于：铂、钛、铜、铝、氮化钛、镍、钨或掺杂硅。

优选地，所述上电极为但不限于：铂、钛、铜、铝、氮化钛、镍、钨或掺杂硅。

优选地，所述阻变层为但不限于：氧化铪、氧化钛、氧化锆、氧化锌、氧化钨或氧化钽或他们的组合。

优选地，所述阻变层的厚度为1nm-1000nm。

本发明还提供一种阻变存储器制造方法，包括步骤：

S1：在衬底上使用沉积方法淀积导电材料，并进行光刻和刻蚀形成底电极；

S2：在未被底电极覆盖的衬底上和底电极上，用沉积方法直接淀积金属氧化物介质或淀积金属并在氧气中退火形成一层或多层混合的金属氧化物材料，并进行平坦化处理，形成阻变层；

S3：在阻变层上使用光刻和各向异性刻蚀工艺形成针尖状的凹槽；

S4：在所述凹槽中使用沉积方法淀积导电材料，然后打磨金属电极，形成针尖状的电极；

S5：在阻变层上和所述针尖状的电极上使用沉积方法淀积导电材料并进行光刻和刻蚀形成上电极。

优选地，所述沉积方法包括物理气相沉积(PVD)、化学气相沉积(CVD)和原子层沉积(ALD)。

优选地，所述针尖状的凹槽包括锥形凹槽。

优选地，所述阻变层的厚度为1nm-1000nm。

(三)有益效果

本发明使用具有刻蚀成针尖状的突出部的上电极来使电场集中在电极尖端附近，从而使导电通道在针尖附近产生，并使得导电通道的通断位置相对固定，这样可以降低阻变存储器的工作电压并提高其高低阻值分布的一致性。

附图说明

图1为本发明中的阻变存储单元结构示意图；

图2为本发明阻变存储器结构截面示意图；

图3为本发明阻变存储器制造方法的流程图；

图4为本发明阻变存储器制造方法中形成底电极和阻变层的截面图；

图5为本发明阻变存储器制造方法中刻蚀阻变层和形成上电极的截面图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不是限制本发明的范围。

如图1-2所示，本发明所述的阻变存储器，包括多个阻变存储单元；每个阻变存储单元包括衬底101、在衬底101上依次沉积的底电极102、阻变层103和具有针尖状突出部1041的上电极104。

所述衬底101优选地为硅衬底，也可以是玻璃或一些柔性衬底。所述底电极102和上电极104为铂、钛、铜、铝、氮化钛、镍、钨、掺杂硅等导电材料。所述阻变层103可以为氧化铪、氧化钛、氧化锆、氧化锌、氧化钨、氧化钽等金属氧化物材料或他们的组合、厚度可以为1nm-1000nm。