[发明专利]应用于嵌入式芯片的只读高速缓冲存储器

权利要求书

1.一种应用于嵌入式芯片的只读高速缓冲存储器，其特征在于：由标签数据阵列结构、控制逻辑、地址数据传输门这三个部分组成；

所述标签数据阵列结构是指在SRAM存储体上定义的用于只读缓冲的标签数据阵列结构，该标签数据阵列结构由至少两路标签数据阵列组成，每路标签数据阵列由若干组标签数据组成，每组标签数据由标签和数据块组成，所有标签构成标签阵列，所有数据块构成数据阵列，数据阵列中的数据块用于存放来自外存的数据信息，每个数据块对应标签阵列中的一个标签，标签用于标识对应数据块中存放数据信息的属性，标签中设置有地址段和状态位，地址段用于存放缓存目标的高位地址，状态位用于记载有效或无效两种状态，其中，有效或无效分别表示该标签所对应的数据有用或无用，外存与标签之间的地址映射方式为组相联地址映射，即标签的低位物理地址映射外存的低位地址，而标签中地址段存放的高位地址映射外存的高位地址；

所述控制逻辑由状态机构成，当只读高速缓冲存储器功能使能时，状态机根据CPU读操作或CPU写操作进行状态切换并执行相应操作，从而完成整体逻辑控制；所述状态机有四个状态，它们分别是空闲状态、判定状态、外存状态和反馈状态，其中：

空闲状态，表示状态机的起始状态或者状态机在完成每次CPU读操作或CPU写操作后的状态，在空闲状态时，状态机处于等待状态不进行任何操作，但当状态机接收到CPU读操作时从空闲状态切换到判定状态，当状态机接收到CPU写操作时从空闲状态切换到外存状态；

判定状态，表示状态机判定CPU读操作是否命中的状态，在判定状态时，CPU读操作的目标地址将与标签阵列中的标签进行比对，当所述目标地址中的低位地址与标签阵列中的某个标签的低位物理地址匹配，同时目标地址中的高位地址也与该标签中保存的缓存目标的高位地址匹配时，判定为命中，否则判定为未命中；如果CPU读操作被判定为命中，则状态机从判定状态切换到反馈状态，如果CPU读操作被判定为未命中，则状态机从判定状态切换到外存状态；

外存状态，表示状态机判定CPU读操作未命中或者发生CPU写操作时，直接对外存进行操作的状态；在外存状态时，如果输入的条件是CPU读操作被判定为未命中，则CPU将直接对外存进行读操作；如果输入的条件是发生CPU写操作，则CPU将直接对外存进行写操作；在外存状态执行的操作完成后，状态机将切换到反馈状态；

反馈状态，表示状态机判定CPU读操作命中，或者CPU从外存获取数据，或者CPU对外存写操作后，向CPU反馈结果的状态；在反馈状态时，如果输入的条件是CPU读操作被判定为命中，则状态机将被命中标签所对应数据阵列中的数据反馈给CPU；如果输入的条件是CPU从外存获取数据，则状态机在向CPU反馈此数据的同时，将按照CPU从外存获取数据执行相应的标签和数据的替换操作；如果输入的条件是CPU对外存写操作，则状态机将会向CPU反馈由外存返回的表示写操作是否成功的信号；在反馈状态执行的操作完成后，状态机将切换到空闲状态；

所述地址数据传输门由地址传输门和数据传输门组成，地址传输门和数据传输门根据控制逻辑中状态机的不同状态进行下列传输动作：

（1）当状态机处于空闲状态时，地址传输门和数据传输门均关闭；

（2）当状态机处于判定状态时，数据传输门关闭，而地址传输门将提供标签与CPU读操作的目标地址进行比对；

（3）当状态机处于外存状态时，如果输入的条件是CPU读操作被判定为未命中，CPU将通过地址传输门和数据传输门直接对外存进行读操作；如果输入的条件是发生CPU写操作，CPU将通过地址传输门和数据传输门传输地址和数据给外存进行写操作；

（4）当状态机处于反馈状态时，如果输入的条件是CPU读操作被判定为命中，地址传输门关闭，数据传输门将被命中标签所对应数据阵列中的数据反馈给CPU；如果输入的条件是CPU从外存获取数据，地址传输门和数据传输门将按照CPU从外存获取数据执行相应的标签和数据的替换操作；如果输入的条件是CPU对外存写操作，地址传输门关闭，数据传输门将会向CPU反馈由外存返回的表示写操作是否成功的信号。

2.根据权利要求1所述的只读高速缓冲存储器，其特征在于：所述替换操作是：当需要进行标签和数据的替换操作时，先比较各路标签数据阵列中对应的标签状态位的状态是否一致，如果比较结果一致则采用现有轮询法来替换标签和数据；如果比较结果不一致则优先替换状态位为无效的一路中的标签和数据。