[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置，其特征在于，包括：

多个第一外延层，叠置于一基底上，且所述第一外延层及所述基底具有一第一导电类型，其中每一第一外延层内具有至少一第一掺杂区及与其相邻的至少一第二掺杂区，所述第一掺杂区具有一第二导电类型，且所述第二掺杂区具有所述第一导电类型；

一第二外延层，设置于所述第一外延层上，且具有所述第一导电类型，其中所述第二外延层内具有一沟槽，露出下方的所述第一掺杂区；

一第三掺杂区，邻近于所述沟槽的一侧壁，且具有所述第二导电类型，其中所述第二外延层与所述第一、所述第二、及所述第三掺杂区的掺杂浓度大于每一第一外延层的掺杂浓度；以及

一栅极结构，设置于所述第二掺杂区上方的所述第二外延层上。

2.如权利要求1所述的半导体装置，其特征在于，所述基底具有一第四掺杂区及位于其上的一第五掺杂区，且所述第五掺杂区内具有至少一第六掺杂区对应于所述第一掺杂区及至少一第七掺杂区相邻于所述第六掺杂区且对应于所述第二掺杂区，且其中所述第四、所述第五及所述第七掺杂区具有所述第一导电类型，且所述第六掺杂区且具有所述第二导电类型。

3.如权利要求2所述的半导体装置，其特征在于，所述第二外延层与所述第一、所述第二、所述第三、所述第六及所述第七掺杂区的掺杂浓度大于所述第五掺杂区的掺杂浓度，且小于所述第四掺杂区的掺杂浓度。

4.如权利要求2所述的半导体装置，其特征在于，所述第五掺杂区包括一外延层。

5.如权利要求1所述的半导体装置，其特征在于，所述第一导电类型为N型，且所述第二导电类型为P型。

6.如权利要求1所述的半导体装置，其特征在于，所述第三掺杂区位于所述沟槽内。

7.如权利要求6所述的半导体装置，其特征在于，所述第三掺杂区包括一外延层或一多晶硅层。

8.如权利要求6所述的半导体装置，其特征在于，所述第三掺杂区包括一外延层且顺应性设置于所述第一沟槽的一侧壁及一底部上。

9.如权利要求8所述的半导体装置，其特征在于，更包括一介电材料层，设置于所述沟槽内。

10.如权利要求9所述的半导体装置，其特征在于，所述介电材料层包括氧化硅或未掺杂的多晶硅。

11.如权利要求1所述的半导体装置，其特征在于，所述第三掺杂区位于所述第二外延层内。

12.如权利要求11所述的半导体装置，其特征在于，更包括一介电材料层，设置于所述沟槽内。

13.如权利要求12所述的半导体装置，其特征在于，所述介电材料层包括氧化硅或未掺杂的多晶硅。

14.如权利要求12所述的半导体装置，其特征在于，更包括一掺杂层，设置于所述沟槽内，且位于所述介电材料层与所述第二外延层之间。

15.一种半导体装置的制造方法，其特征在于，包括：

在一基底上形成叠置的多个第一外延层且在每一第一外延层内形成至少一第一掺杂区及与其相邻的至少一第二掺杂区，其中所述第一外延层、所述基底及所述第二掺杂区具有一第一导电类型，且所述第一掺杂区具有一第二导电类型；

在所述第一外延层上形成一第二外延层，其具有所述第一导电类型；

在所述第二外延层内形成一沟槽，以露出下方的所述第一掺杂区；

在所述沟槽的一侧壁上形成一第三掺杂区，其具有所述第二导电类型，其中所述第二外延层与所述第一、所述第二、及所述第三掺杂区的掺杂浓度大于每一第一外延层的掺杂浓度；以及

在所述第二掺杂区上方的所述第二外延层上形成一栅极结构。

16.如权利要求15所述的半导体装置的制造方法，其特征在于，所述基底具有一第四掺杂区及位于其上的一第五掺杂区，且所述第五掺杂区内具有至少一第六掺杂区对应于所述第一掺杂区及至少一第七掺杂区相邻于所述第六掺杂区且对应于所述第二掺杂区，且其中所述第四、所述第五及所述第七掺杂区具有所述第一导电类型，且所述第六掺杂区且具有所述第二导电类型。