[发明专利]一种薄膜晶体管及其制造方法、阵列基板和显示器件

说明书

技术领域

本发明涉及显示器件制造技术，尤其涉及薄膜晶体管及其制造方法、阵列基板和显示器件。

背景技术

OTFT(Oxide Thin Film Transistor，氧化物薄膜晶体管)技术最初的研究是为了降低有源显示器件的能耗，令显示器件更薄更轻，响应速度更快而研发的技术。大约在二十一世纪初开始走向试用阶段。

图1为现有技术中薄膜晶体管的结构示意图。现有技术通过6次曝光掩模(Mask)工艺在玻璃基板10上依次形成栅极11、栅绝缘层12、半导体有源层13、刻蚀阻挡层14、源电极15a、漏电极15b、钝化层16及像素电极18，漏电极15b通过过孔17与像素电极18连接。其中，半导体有源层13的制作材料选用金属氧化物，比如铟镓锌氧化物IGZO等材料。

有源层的性能决定了薄膜晶体管的特性，而基于图1所示的现有的氧化物薄膜晶体管无法实现高的开态电流Ion的同时具备低的关态电流Ioff，进而无法确保氧化物薄膜晶体管的性能，最终影响产品的性能。

发明内容

本发明的实施例提供一种薄膜晶体管及其制造方法、阵列基板和显示器件，实现高的开态电流Ion的同时具备低的关态电流Ioff，提高薄膜晶体管的特性。

为达到上述目的，本发明的实施例采用如下技术方案：

提供一种薄膜晶体管，包括：栅极、栅绝缘层、半导体有源层、刻蚀阻挡层、源/漏电极层；其中，

所述半导体有源层为多层结构，至少包括低氧含量的半导体底层和高氧含量的半导体顶层。

提供一种薄膜晶体管的制造方法，包括：

在透明基板上形成栅极金属层、栅绝缘层、半导体有源层、刻蚀阻挡层、源/漏电极层的过程；其中，

所述形成半导体有源层的过程包括：

在形成有栅绝缘层的透明基板上制作低氧含量的半导体底层；

在形成有所述半导体底层的透明基板上制作高氧含量的半导体顶层。

提供一种阵列基板，包括上述薄膜晶体管。

提供一种显示器件，包括上述阵列基板。

本发明实施例提供一种薄膜晶体管及其制造方法、阵列基板和显示器件，在透明基板上形成栅极金属层、栅绝缘层、半导体有源层、刻蚀阻挡层、源/漏电极层；其中，半导体有源层的形成过程包括：分层制备低氧含量的半导体底层和高氧含量的半导体顶层；进一步的，形成的半导体有源层包括两层及两层以上结构，且其宗旨为半导体有源层的底层由低氧含量、高导通能力的半导体层形成，实现高的开态电流Ion，半导体有源层的顶层由高氧含量、低导通能力的半导体层形成，实现低的关态电流Ioff。这样通过采用分层优化制备的半导体有源层可同时实现低的关态电流Ioff和高的开态电流Ion，以提高氧化物薄膜晶体管的特性，最终确保产品的性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中薄膜晶体管的结构示意图；

图2为本发明实施例提供的薄膜晶体管的结构示意图；

图3为本发明实施例提供的制造阵列基板的流程示意图；

图4A为本发明实施例提供的阵列基板制造过程的第一示意图；

图4B为本发明实施例提供的制造阵列基板的第二示意图；

图4C为本发明实施例提供的制造阵列基板的第三示意图；

图4D为本发明实施例提供的制造阵列基板的第四示意图；

图4E为本发明实施例提供的制造阵列基板的第五示意图；

图4F为本发明实施例提供的制造阵列基板的第六示意图；

图4G为本发明实施例提供的制造阵列基板的第七示意图；

图4H为本发明实施例提供的制造阵列基板的第八示意图；

图4I为本发明实施例提供的制造阵列基板的第九示意图；

图4J为本发明实施例提供的制造阵列基板的第十示意图；

图4K为本发明实施例提供的制造阵列基板的第十一示意图；

图4L为本发明实施例提供的制造阵列基板的第十二示意图；

图4M为本发明实施例提供的制造阵列基板的第十三示意图；

图5为本发明另一实施例提供的薄膜晶体管的结构示意图；

图6为本发明另一实施例提供的制造阵列基板的流程示意图；