[发明专利]芯片构装

说明书

技术领域

本发明涉及一种芯片构装。

背景技术

在现今资讯爆炸的世界，集成电路已与日常生活有密不可分的关系，无论在食衣住行育乐方面，都常会用到集成电路元件所组成的产品。随着电子科技的不断演进，更人性化、功能性更复杂的电子产品不断推陈布新，然而各种产品无不朝向轻、薄、短、小的趋势设计，以提供更便利舒适的使用。

集成电路(Integrated Circuits，IC)的生产，主要分为三个阶段：硅芯片的制造、集成电路的制作以及集成电路的封装(Package)等。就集成电路的封装而言，此即是完成集成电路成品的最后步骤。

一般而言，用于芯片构装的一承载器包含一导线架以及配置于导线架的一包覆材。由于包覆材可能因温度变化等因素而产生水平或垂直应力，使得其与导线架之间发生脱层(delamination)的状况，而导致芯片构装失败。目前多在导线架上以蚀刻或冲压等方式加工，形成可增进导线架与包覆材结合性的结构。但此类方式存在最小尺寸限制、公差控制不易及施作区域受限等问题。

发明内容

本发明的目的在于提供一种芯片构装，其可降低承载器中本体与包覆材之间发生脱层的状况。

为达上述目的，本发明提出一种芯片构装，包括一承载器、一芯片及多个电连接件。承载器包括一本体、多个嵌固件及一包覆材。本体具有一功能区以及功能区以外的一覆盖区。多个嵌固件接合至覆盖区的一表面，其中各嵌固件相对于表面的一垂直投影超出各嵌固件与表面的一接合区之外。包覆材配置于本体上，以覆盖覆盖区以及这些嵌固件。芯片配置于功能区内。电连接件连接芯片与本体。

基于上述，本发明的芯片构装利用接合于本体的覆盖区的嵌固件来嵌合配置于本体上的包覆材，以增加包覆材与本体之间的密着性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1是本发明的一实施例的承载器的剖面示意图；

图2是本发明的另一实施例的承载器的剖面示意图；

图3是本发明的又一实施例的承载器的剖面示意图；

图4是本发明的再一实施例的承载器的局部剖面示意图；

图5是本发明的再一实施例的承载器的俯视示意图；

图6是本发明的一实施例的一种芯片构装的剖面示意图；

图7是本发明的另一实施例的一种芯片构装的剖面示意图。

主要元件符号说明

60、70：芯片构装

100、200、300、400、500、600、700：承载器

110、210、310、410、610、710：本体

112、512、612：功能区

114、214、314、414、514、614：覆盖区

114a、214a、314a、414a、614a、714a：表面

114b、214b、614b、714b：接合区

120、220、320、420、520、620、720：嵌固件

122：结线凸块

130、230、330、430、530、630、730：包覆材

222、522：球形凸块

322、524：勾线

322a：端

322b：中央段

422：头部

424：颈部

440：粘着层

650：发光二极管芯片

660、760：电连接件

670：封胶体

680：光转变层

750：芯片

具体实施方式