[发明专利]不同时钟域无毛刺时钟切换电路的实现方法及电路

说明书

技术领域

本发明涉及一种不同时钟域无毛刺时钟切换电路的实现方法。本发明还涉及一种不同时钟域无毛刺时钟切换电路。

背景技术

在当前的芯片设计中，越来越多的使用多时钟设计，时钟之间的实时切换也成为了必不可少的操作。如果用类似于选择器的电路来对两个异步时钟进行切换，切换后的时钟很可能会有毛刺产生，如果把这个毛刺当成正常的时钟脉冲，很可能出现数据和信号的错误改变，这可能会引发致命的系统错误。

对于异步时钟的无毛刺切换有非常经典的电路。对于两两时钟切换，主要思路是将时钟选择信号和另一路时钟的无效信号相与，对相与后的信号进行上升沿和下降沿的两级采样后再作为时钟使能输出时钟。该电路在两路时钟都存在的情况下能够实现时钟的无毛刺切换，但是如果所选时钟突然停止，则无法成功地将时钟切换到另一路时钟。因为时钟选择电路本身是时序逻辑，如果在选择另一路时钟时当前所选时钟已经停止，则无法输出时钟无效信号，另一路时钟也无法被选择。比如，在双界面卡中有接触和非接两种接口时钟，这两种时钟在系统内部都会用到，由于双界面卡的工作模式会实时切换，接口时钟的突然停止是经常发生的，在这种情况下，经典的时钟切换电路将无法实现时钟切换，这可能会使得系统无法正常工作。

发明内容

本发明所要解决的技术问题是提供一种不同时钟域无毛刺时钟切换电路的实现方法，能在不同时钟域时钟切换过程中无毛刺产生，并且无论待切换时钟存在与否都能够实现指定的切换；为此，本发明还有提供一种不同时钟域无毛刺时钟切换电路。

为解决上述技术问题，本发明的不同时钟域无毛刺时钟切换电路的实现方法，是采用如下技术方案实现的：

步骤1、将所有待切换的时钟同步到同一高频时钟，每个同步后的待切换时钟以原有的周期和高频时钟的脉冲呈现；

步骤2、采用第一级时钟切换电路，在第一级时钟选择信号的控制下，对同步后的待切换时钟进行门控，产生第一级门控后的待切换时钟，将两个经第一级门控后产生的待切换时钟相或，产生第二级待切换时钟；如果不需要第二级时钟切换，则经或运算产生的时钟就是切换后的最终时钟；如果需要第二级时钟切换则执行步骤3；

步骤3、采用第二级时钟切换电路，在第二级时钟选择信号的控制下，对第二级待切换时钟进行门控，产生第二级门控后的待切换时钟，将两个经第二级门控后产生的待切换时钟相或，产生第三级待切换时钟，如果不需要第三级时钟切换，则经或运算产生的时钟就是切换后的最终时钟；

步骤4、如果还有多级时钟切换，则采用与步骤3相同的方法进行下一级的时钟切换过程；直至完成时钟切换为止。

本发明的不同时钟域无毛刺时钟切换电路，包括：

第一时钟同步电路、第二时钟同步电路、第三时钟同步电路和第四时钟同步电路，分别对应将输入的待切换的异步时钟clk0_async_i、clk1_async_i、clk2_async_i和clk3_async_i用同一高频时钟采样，同步到时钟周期不变，但以高频时钟脉冲呈现的高频时钟，作为同步后的待切换时钟；

第一时钟切换电路，在第一级时钟选择信号的控制下，对第一时钟同步电路和第二时钟同步电路输出的同步后的待切换时钟进行门控，产生第一级门控后的待切换时钟，并将两个经第一级门控后产生的待切换时钟相或，产生第二级待切换时钟A；

第二时钟切换电路，在第一级时钟选择信号的控制下，对第三时钟同步电路和第四时钟同步电路输出的同步后的待切换时钟进行门控，产生第一级门控后的待切换时钟，并将两个经第一级门控后产生的待切换时钟相或，产生第二级待切换时钟B；

第三时钟切换电路，在第二级时钟选择信号的控制下，对第二级待切换时钟A和第二级待切换时钟B进行门控，产生两个第二级门控后的待切换时钟，将两个经第二级门控后产生的待切换时钟相或，产生切换后的最终时钟。

本发明将所有待切换时钟同步到同一高频时钟，所有待切换时钟以原有的周期和高频时钟的脉冲呈现，时钟选择信号也与高频时钟同步，这样时钟之间就可以根据时钟选择信号实时的进行切换而不会出现毛刺，并且无论待切换时钟是否存在，切换电路都能够根据时钟选择信号将时钟成功切换。

本发明与现有的无毛刺时钟切换电路实现方法相比，除了能够实现异步时钟之间的无毛刺切换，并且能够在当前时钟停止的情况下也能实现时钟的切换，这在双界面智能卡中十分重要。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明一实施例不同时钟域无毛刺时钟切换电路原理图；