[发明专利]高精度时间间隔测量装置

说明书

技术领域

本发明属于时间间隔测量技术领域，主要涉及针对高速运动物体区截时间的精确测量，具体是一种高精度时间间隔测量装置。用于高速运动中的速度测试，或者说为高速运动中的速度测试提供高精度的时间间隔测量装置。

背景技术

在高速运动质点速度测试中，时间间隔是需要经常测试的参数。用来完成时间间隔测量的测时仪种类较多，但在高速运动质点速度测量中，由于速度高，测速距离小，测试环境复杂，容易受到电磁和电源波动的干扰，与普通环境下的计时相比，用于高速运动质点试验的测时仪对响应、精度、分辨率和抗干扰的要求更高。目前国内外的各类测时仪存在着以下几个方面的问题：

采用直接计数法原理研制的测时仪，以记录晶振振荡脉冲数目的方法来测定时间间隔，工作原理简单，测量范围大，线性好，但此类测时仪不能获得较高的分辨率。

采用倍频的手段将晶振频率提升后输出，可以在一定程度上提高测时仪的分辨率和精度，但是倍频容易出现相位抖动等现象，而且倍频系数越高，抖动越明显，这在一定程度上限制了倍频的应用。

模拟内插法利用电容充放电技术对微小时间间隔进行测量放大，理论上可以获得较高的测量精度，但非线性较大，容易受到噪声干扰。

游标法工作原理类似于游标卡尺，在本质上是一种数字扩展法。理论上用游标法实现的芯片可以获得高分辨率，但其需要高稳定度的可启动振荡器和高精度的重合检测电路，价格高，技术复杂。

随着集成电路、可编程逻辑器件的应用与发展，延迟内插技术、移相技术也广泛应用于高精度时间间隔测量中。延迟内插技术基本原理是利用电子器件单元固定的延时作为标尺来实现对时间间隔的测量。延迟线法结构简单，易于单片集成，可实现对微小时间间隔的测量，缺点是随着测量分辨率的提高，要求延迟线长度越来越短，当所测时间间隔值较大时，延迟线数量将大大增加。移相技术基本原理是利用n路频率相同但具有固定相位差的时钟信号作为计数时钟驱动计数器，取其计数平均值作为最终测量结果，能够将测量分辨率提高到参考时钟的1/n，但该方法没有充分利用获得时钟的相位信息，时钟频率较高时会导致相移分辨率降低，高精度测量较困难。

经本发明申请人在一定范围内的文献检索，没有查到更加密切的相关资料。

发明内容

本发明的目的是对针对现有技术中存在时间测量误差较大的技术问题，提供一种能在一定晶振频率下，测量分辨率高，测量速度快，提高测量精度，减小测量误差，实现时间间隔精确测量实时显示的高精度时间间隔测量装置，该测量装置基于相位调制的高精度时间间隔测量方法，不仅在一定晶振频率下，测量精度高，测量分辨率高，测量速度快，而且易于在FPGA内集成，扩展灵活。

实现本发明目的的技术解决方案说明如下：

本发明是一种高精度时间间隔测量装置，包括有：信号调理模块、FPGA模块、单片机模块、显示模块、高精度晶振和电源模块，通过区截装置产生的信号接信号调理模块，信号调理模块的输出接FPGA模块，高精度晶振的时钟信号接FPGA模块的专用时钟输入端，FPGA模块的输出端接单片机模块，单片机模块将数据处理和计算结果通过显示电路模块显示。。FPGA模块内设有信号捕捉单元、计数器组单元、锁相环单元，FPGA模块对经信号调理模块整形后的方波脉冲信号T进行捕捉后送入计数器组单元，外部高精度晶振在FPGA模块内部倍频单元锁相环的作用下进行倍频、去抖动，得到一高频时钟，之后通过锁相环移相控制产生N路频率相同具有固定相位差的多路时钟信号，作为计数器组的基准时钟，分别驱动计数器在时间间隔信号T内于各自时钟周期内进行脉冲计数，或者说整形后的时间间隔信号T分别与N路频率相同具有固定相位差的多路时钟信号进行比对，得到的结果通过FPGA模块传送给单片机模块，在单片机模块内进行数据处理，得到的计算结果送给显示电路模块，实现时间间隔测量值实时显示。电源模块为各个构成部分提供电源。

在高精度时间间隔测量装置中FPGA模块是本发明测时设计的关键，FPGA模块主要实现系统中信号捕捉、倍频移相以及计数器功能。

单片机模块主要负责从FPGA处获取数据，并对获得的数据进行必要的处理，计算出时间间隔测量值，送入显示模块。

本发明采用FPGA作为硬件实现平台，搭建容易而且成本较低。通过FPGA内嵌锁相环对时钟进行管理，可以精确输出符合条件的相移时钟。利用FPGA的在线重构性和可配置计算能力，设计者能够在不流片的情况下完成对设计原型的验证和修改，这使得本发明在实现了小型化、集成化和高可靠性的同时，减少了风险，降低了成本，缩短了设计周期。