[发明专利]基于SET/MOS混合结构的可重构阈值逻辑单元

说明书

技术领域

本发明涉及集成电路技术领域，特别是一种由纳米器件组成的基于SET/MOS混合结构的可重构阈值逻辑单元。

背景技术

在过去的几十年中，CMOS技术占据了微电子技术的主导地位，而布尔逻辑能够有效地利用CMOS器件的特性，实现逻辑功能的设计。相对于其他逻辑而言，CMOS 器件能够为布尔逻辑提供很好的电路基础。布尔逻辑与其它逻辑形式相比，逻辑功能易硬件实现，与CMOS器件匹配好。因此，基于CMOS器件设计的数字电路大都是基于布尔逻辑进行设计。

 但是，随着集成电路集成度的日益提高，特征工艺尺寸的不断缩小，性能与功耗的同步增长，传统的集成电路设计遇到了越来越大的挑战。特征尺寸的不断缩小，使得微电子技术的发展越来越接近其物理极限。CMOS器件的电学特性和可靠性出现了很多的问题，如短沟道效应，强场效应，漏极导致势垒下降效应等。同时，基于布尔逻辑设计的电路，在集成电路进一步微型化设计中遇到了功耗、集成度、可靠性等难题。因此，选择一种优于布尔逻辑的设计方式成为了目前数字集成电路设计过程中急需解决的问题。

发明内容

本发明的目的是提供一种基于SET/MOS混合结构的可重构阈值逻辑单元，能够实现或、或非、与、与非逻辑功能，而不需要改变电路的器件参数。

本发明采用以下方案实现：一种基于SET/MOS混合结构的可重构阈值逻辑单元，其特征在于：由一个四输入的SET/MOS混合电路和第一、二反相器构成，所述的第一、二反相器的输出端各自与所述SET/MOS混合电路的一输入端连接；所述的SET/MOS混合电路的逻辑满足逻辑方程：

其中W_i为输入X_i对应的权重，n为输入的个数, θ为阈值。

在本发明一实施例中，所述可重构阈值逻辑单元的阈值逻辑功能表达式为：；其通过4个输入x₁, x₂, x₃, x₄的不同组合，能实现或、或非、与、与非的逻辑功能，该或、或非、与、与非为线性函数，能够直接用以下阈值逻辑门表示：

                  ；                        

                ；                      

                 ；                       

                       。 

在本发明一实施例中，所述的SET/MOS混合电路包括：

一PMOS管，其源极接电源端V_dd；

一NMOS管，其漏极与所述PMOS管的漏极连接；以及

一SET管，与所述NMOS管的源极连接。

在本发明一实施例中，所述的PMOS管的参数满足：W_p为22 nm，L_p为66 nm，V_pg为0. 4V；所述NMOS管的参数满足：W_n为22 nm，L_n为66 nm，V_ng为0.4 V；所述SET管的参数满足：隧穿结电C_s,、C_d为0.1aF，R_s,、R_d为150 KΩ，V_ctrl为0.8 V，C_ctrl为0.1050 aF，C₀为0.052 aF，C₁为0.026 aF。

本发明电路是采用新型纳米电子器件与传统的MOS器件相混合的结构。新型纳米器件可以不遵循传统的基于布尔逻辑的设计方法，而采用阈值逻辑来进行电路的设计。阈值逻辑的逻辑过程比布尔逻辑复杂，能够更有效地实现逻辑功能。基于阈值逻辑的电路设计，有望增强电路的功能，提高电路的集成度。

附图说明

图1为可重构阈值逻辑单元示意图。

图2为可重构阈值逻辑单元的电路图。

图3为可重构阈值逻辑单元的逻辑功能仿真图。