[发明专利]基于阈值逻辑的SET/MOS混合结构2位乘法器有效
| 申请号： | 201210001125.7 | 申请日： | 2012-01-05 |
| 公开（公告）号： | CN102545881A | 公开（公告）日： | 2012-07-04 |
| 发明（设计）人： | 魏榕山;陈锦锋;陈寿昌;何明华 | 申请（专利权）人： | 福州大学 |
| 主分类号： | H03K19/094 | 分类号： | H03K19/094 |
| 代理公司： | 福州元创专利商标代理有限公司 35100 | 代理人： | 蔡学俊 |
| 地址： | 350002 福建省福州市铜*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 阈值 逻辑 set mos 混合结构 乘法器 | ||
1.一种基于阈值逻辑的SET/MOS混合结构2位乘法器，其特征在于：包括一异或门、一反相器、四个信号源、三个二输入阈值逻辑门、一个三输入阈值逻辑门以及一个四输入阈值逻辑门；
所述的四个信号源的第一信号源与所述第一二输入阈值逻辑门的第一端、第三二输入阈值逻辑门的第一端、四输入阈值逻辑门的第一端连接；
第二信号源与所述第一二输入阈值逻辑门的第二端、第二二输入阈值逻辑门的第二端、四输入阈值逻辑门的第二端连接；
第三信号源与所述第二二输入阈值逻辑门的第一端、三输入阈值逻辑门的第一端连接；
第四信号源与所述第三输入阈值逻辑门的第二端、三输入阈值逻辑门的第二端、四输入阈值逻辑门的第四端连接；
所述第一二输入阈值逻辑门的输出端经所述反相器与所述三输入阈值逻辑门的第三输入端连接；所述二、三、四输入阈值逻辑门由SET/MOS混合电路构成，其阈值为1.5，其输出逻辑是根据输入的权重值计算出总输入值，并将总输入值与所述阈值进行比较，大于或等于所述阈值，则输出为1，否则输出为0。
2.根据权利要求1所述的基于阈值逻辑的SET/MOS混合结构2位乘法器，其特征在于：所述二、三、四输入阈值逻辑门的阈值逻辑满足逻辑方程：
其中Wi为输入Xi对应的权重，n为输入的个数, θ为阈值。
3.根据权利要求1所述的基于阈值逻辑的SET/MOS混合结构2位乘法器，其特征在于：所述的SET/MOS混合电路包括：
一PMOS管，其源极接电源端Vdd；
一NMOS管，其漏极与所述PMOS管的漏极连接；以及
一SET管，其与所述NMOS管的源极连接。
4.根据权利要求3所述的基于阈值逻辑的SET/MOS混合结构2位乘法器，其特征在于：所述PMOS管的参数满足：沟道宽度Wp为22 nm，沟道长度Lp为66 nm，栅极电压Vpg为0.4 V；所述NMOS管的参数满足：沟道宽度Wn为22 nm，沟道长度Ln为66 nm，栅极电压Vng为0.4 V；所述SET管的参数满足：隧穿结电容Cs, Cd为0.1 aF，隧穿结电阻Rs, Rd为150 KΩ，背栅电容Cctrl为0.1050 aF。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福州大学，未经福州大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210001125.7/1.html，转载请声明来源钻瓜专利网。
